



重慶大學
CHONGQING UNIVERSITY


综合验收要求

主讲：林婷

2026年7月



设计实现一个可容纳六组选手参赛的抢答器系统，每组设一个抢答按钮。答题开始后，由主持人按下“开始”键后进入抢答环节，当某个小组抢答成功时，抢答器系统发出半秒的低频音，显示该组别序号并点亮该组“选手指示灯”直至系统复位。此时进入答题计时环节，若超过 30 秒仍未答出，抢答器系统发出 1 秒的高频音示警，同时点亮“超时灯” 1 秒。由裁判员按下“复位”键，开始新一轮答题。



抢答器系统示意图

设计思路：第一信号鉴别、锁存模块的关键在于准确判断出第一抢答者并将其锁存。设置一个主持人“开始”按钮 Start，六个抢答按钮 K1、K2、K3、K4、K5、K6，主持人开始后，抢答信号才能被有效识别，在某个小组抢答成功后，其他组的抢答信号无效。

本模块输出 LED_Out[5:0]、Player_Number[3:0]、Buzzer_Answer 和 Timer_Start 信号。LED_Out 用于控制“选手指示灯”；Player_Number 存储抢答成功的小组序号；Buzzer_Answer 作为“抢答成功鸣笛标志位”，送到蜂鸣器发声模块，控制蜂鸣器的发声频率及时间；Timer_Start 作为答题计时模块的“启动标志位”，当某个小组抢答成功后，Timer_Start 变为 1，启动答题计时器。

答题计时模块的关键在于倒计时的启动，利用 Timer_Start 信号控制倒计时的开启。本模块只需实现一个“30-29-...-01-00”的减法计数器即可。本模块输出 TimerH[3:0]、TimerL[3:0]、Buzzer_TimeOver 和 LED_OverTime 信号。TimerH 和 TimerL 分别存储倒计时的十位和个位；Buzzer_TimeOver 作为“答题超时鸣笛标志位”，送到蜂鸣器发声模块；LED_OverTime 用于控制答题“超时灯”。

蜂鸣器发声模块用于控制蜂鸣器的发声频率、何时发声及发声时长。通过标志位 Buzzer_Answer 和 Buzzer_TimeOver 控制送到蜂鸣器上的电压值及电压变化频率。Buzzer_Out 即为最终送给蜂鸣器的信号。

```
28     else if( Start == 1 )
29     begin
30         if( Timer_Start )
31         begin
32             if( Count == 25'd24_999_999 )
33             begin
34                 Buzzer_Answer <= 0;
35                 Count <= Count;
36             end
37         else
38         begin
39             Buzzer_Answer <= 1;
40             Count <= Count + 25'b1;
41         end
42     end
43     else if( !K1 && !Block )
44     begin
45         LED_Out <= 4'b0001;
46         Block <= 1;
47         Timer_Start <= 1;
48         Player_Number <= 4'd1;
49     end
```

信号鉴别、锁存模块核心代码

30-42: Timer_Start 是“计时器启动标志位”，当第一信号鉴别、锁存模块锁存了第一抢答信号后，令 Timer_Start 变为 1，启动答题计时器电路。当 Timer_Start 变为 1 后，30-42 行代码将 Buzzer_Answer（“抢答成功鸣笛标志位”）置为 1，保持半秒后，再置为 0。这里用到了一个很简单的计数器 Count，用于控制半秒的时间。

43-49: 判断是否已经锁存以及第一组别是否有抢答操作，Block 是锁存信号，高电平表示电路已锁存。若第一组抢答，且在此之前未有其他组抢答成功（Block 为 0），45-48 行依次为点亮第一组“选手指示灯”，锁存电路，开启答题计时器，将第一组别序号送给数码管。

```
17 always @ ( posedge CLK )
18 begin
19     if( Buzzer_Answer == 1)
20         Pulse_x <= _Answer;
21     else if( Buzzer_TimeOver == 1 )
22         Pulse_x <= _TimeOver;
23     else
24         Pulse_x <= 'd20000;
25 end
26
27 always @ ( posedge CLK )
28 begin
29     if( (Pulse_x == _Answer) | (Pulse_x == _TimeOver) )
30     begin
31         if( Count == Pulse_x )
32         begin
33             Count <= 23'd0;
34             W_buzzer <= ~W_buzzer;
35         end
36     else
37         Count <= Count + 1'b1;
38     end
39 end
```

蜂鸣器发声模块核心代码

17-25：通过“鸣笛标志位”控制送到蜂鸣器上的电压和电压变化频率。例如，当某个小组抢答成功时，“抢答成功鸣笛标志位”Buzzer_Answer 将被置为 1 且经过半秒后变回0，这半秒内将常量 _Answer 的值 ('d95419) 赋给 Pulse_x，半秒后 Pulse_x 的值变为'd20000。


29-37：这是一个小型计数器。若 Pulse_x 的值为 “_Answer” 或 “_TimeOver”，则控制 W_buzzer 的值以一定频率在“0”和“1”之间翻转，这样便形成了一定频率的脉冲信号。W_buzzer 的值即为将送给蜂鸣器的值，该脉冲信号的频率即控制蜂鸣器发声的频率。

功能数字钟的设计与实现

在 FPGA 中设计实现一个多功能数字钟，具备以下功能：

- (1) 准确计时。能显示**时、分、秒和星期**，小时的计时为 24 进制，分和秒的计时为 60 进制，星期按 “1、2、3、4、5、6、日” 显示。
- (2) 校时功能。时、分和星期可调。
- (3) 准点报时。当 “时-分-秒” 为 “XX-59-50、XX-59-52、XX-59-54、XX-59-56、XX-59-58” 时，蜂鸣器发 “嘀”；当 “时-分-秒” 为 “XX-00-00” 时，扬声器发 “嗒”。

基于FPGA完成功能数字钟的设计，其基本功能模块包括时钟分频模块、按键消抖模块、计数控制模块和译码显示模块，该系统框图如右图所示：




1、时钟分频模块

系统板载时钟是50MHz，但各模块的工作时钟不同，因此需要对系统时钟进行分频或倍频，时钟分频或倍频可以采用计数器方式或时钟IP核来完成。

- ◆ 按键消抖模块中，由于按键按下后需经过5-20ms才能达到稳定状态，因此该模块的时钟频率设定为50Hz比较合适。
- ◆ 计数控制模块中，可以根据不同的时间精度确定工作时钟，如果时间精度设置为10ms，则该模块的时钟频率可设定为100Hz。
- ◆ 译码显示模块中，数码管采用动态显示方式，每位数码管的点亮时间为1-2ms，因此该模块的时钟频率设定为1000Hz比较合适。

2、按键消抖模块

实验板上所用按键开关为机械弹性开关，当机械触点闭合、断开时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开，需要5-20ms才能达到稳定。因而，在闭合和断开的瞬间均伴随有一连串的抖动，为了不产生这种抖动现象所做的措施就是按键消抖。



按键消抖参考设计方案:

(1) 声明3个寄存器btn0、btn1、btn2，并将它们组合成移位寄存器，将移位方向定义为btn0->btn1->btn2。

(2) 将按键输入送btn0。每隔20ms执行一次移位。在每20ms后，btn0中存储的是当前的按键电平，btn1中存储的是20ms之前的按键电平，btn2中存储的是40ms之前的按键电平。

(3) 判断3个寄存器btn0、btn1、btn2的值即可得到消抖后的按键信号。

```
1 module key_debounce (  
2     input  btn_clk,  
3     input  rst,  
4     input  btn_in,  
5     output btn_out  
6 );  
7 reg btn0;  
8 reg btn1;  
9 reg btn2;  
10 assign btn_out = btn0 & btn1 & btn2;  
11 always@ (posedge btn_clk or negedge rst)  
12 begin  
13     if(!rst)  
14     begin  
15         btn0 <= 1'b0;  
16         btn1 <= 1'b0;  
17         btn2 <= 1'b0;  
18     end  
19     else  
20     begin  
21         btn0 <= btn_in;  
22         btn1 <= btn0;  
23         btn2 <= btn1;  
24     end  
25 end  
26 endmodule
```

3、计数控制模块

计数控制模块主要完成计数、进制转换和通过按键实现电子秒表的启动、停止、清零等控制功能。计数器在时钟信号的驱动下，百分之一秒寄存器以10ms为单位进行计数。当百分之一秒寄存器计时达到10时，十分之一秒寄存器加一。当十分之一秒寄存器计时达到10时，秒寄存器加一。当秒寄存器计时达到60时，分寄存器加一。当分寄存器计时达到60时，清零。

```
1 module count_ctrl(  
2     input      clk,  
3     input      rst,  
4     output [23:0] disp_time  
5 );  
6 reg [19:0] divclk_cnt;  
7 reg      divclk;  
8 reg [3:0] msec_l;  
9 reg [3:0] msec_h;  
10 reg [3:0] sec_l;  
11 reg [3:0] sec_h;  
12 reg [3:0] min_l;  
13 reg [3:0] min_h;  
14  
15 assign disp_time = {min_h,min_l,sec_h,sec_l,msec_h,msec_l};  
16  
17 always@(posedge clk or negedge rst)  
18 begin  
19     if(!rst)  
20     begin  
21         divclk      <= 1'b0;  
22         divclk_cnt <= 20'd0;  
23     end  
24     else if(divclk_cnt == 20'd500000 - 1'b1)  
25     begin  
26         divclk      <= ~divclk;  
27         divclk_cnt <= 20'd0;  
28     end  
29     else  
30     begin  
31         divclk_cnt = divclk_cnt + 1'b1;  
32     end  
33 end
```

```

36  always@(posedge divclk or negedge rst)
37  begin
38      if(!rst)
39      begin
40          msec_l <= 4'd0;
41          msec_h <= 4'd0;
42          sec_l  <= 4'd0;
43          sec_h  <= 4'd0;
44          min_l  <= 4'd0;
45          min_h  <= 4'd0;
46      end
47      else
48      begin
49          msec_l <= msec_l + 1'b1;
50          if(msec_l == 4'd9)
51          begin
52              msec_l <= 4'd0;
53              msec_h <= msec_h + 1'b1;
54              if(msec_h == 4'd9)
55              begin
56                  msec_h <= 4'd0;
57                  sec_l  <= sec_l + 1'b1;
58                  if(sec_l == 4'd9)
59                  begin
60                      sec_l <= 4'd0;
61                      sec_h <= sec_h + 1'b1;
62                      if(sec_h == 4'd5)
63                      begin
64                          sec_h <= 4'd0;
65                          min_l <= min_l + 1'b1;

```

```

66      if(min_l == 4'd9)
67      begin
68          min_l <= 4'd0;
69          min_h <= min_h + 1'b1;
70          if(min_h == 4'd5)
71          begin
72              min_h <= 4'd0;
73          end
74      end
75      end
76      end
77      end
78      end
79      end
80      end
81  endmodule

```

- (1) 每组需详细汇报设计方案、设计源代码、仿真分析结果、实物调试结果；**
- (2) 实物答辩验收时间：2026年7月05日**
- (3) 报告提交时间：2026年7月06日**
- (4) 报告提交注意事项：报告文本格式规范，需介绍所完成项目的工程应用背景、阐述方案的可行性及科学性，进行必要的理论分析；需包含部分模块的设计代码、仿真代码及仿真波形图；实物调试结果、心得体会及问题总结。**
- (5) 课程结束以后，报告电子版及整个工程文件，请打包命名：学号+姓名，然后发送至邮箱：
linting@cqu.edu.cn**