

华中科技大学

2026

硬件综合训练

课程设计报告

题目: 5 段流水 CPU 设计

专业: 计算机科学与技术

班级: CS240X

学号: U20241224

姓名: 郭德纲

电话: 1345565666

邮件: 13456@qq.com

目 录

1	课程设计概述	2
1.1	课设目的	2
1.2	设计任务	2
1.3	设计要求	2
1.4	技术指标	2
2	总体方案设计	4
2.1	单周期 CPU 设计	4
2.2	中断机制设计	5
2.3	流水 CPU 设计	5
3	详细设计与实现	6
3.1	单周期 CPU 实现	6
4	实验过程与调试	7
4.1	测试用例和功能测试	7
4.2	主要故障与调试	7
5	设计总结与心得	8
5.1	课设总结	8
5.2	课设心得	8
	参考文献	9

1 课程设计概述

1.1 课设目的

计算机组成原理是计算机专业的核心基础课。该课程力图以“培养学生现代计算机系统设计能力”为目标，贯彻“强调软/硬件关联与协同、以 CPU 设计为核心/层次化系统设计的组织思路，有效地增强对学生的计算机系统设计及实现能力的培养”的教学思想。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析问题和解决问题的能力。

1.2 设计任务

本课程设计的总体目标是利用 FPGA 以及相关外围器件，设计五段流水 CPU，要求所设计的流水 CPU 系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能。

1.3 设计要求

- (1) 根据课程设计指导书的要求，制定出设计方案；
- (2) 分析指令系统格式，指令系统功能。
- (3) 根据指令系统构建基本功能部件，主要数据通路。
- (4) 设计出实现指令功能的硬布线控制器；
- (5) 调试、数据分析、验收检查；
- (6) 课程设计报告和总结。

1.4 技术指标

- (1) 支持表 1.1 前 27 条基本 32 位 RISC-V 指令；
- (2) 支持多级嵌套中断，利用中断触发扩展指令集测试程序；
- (3) 支持 5 段流水机制，可处理数据冒险，结构冒险，分支冒险；
- (4) 能运行教师提供的标准测试程序，并自动统计执行周期数。

表 1.1 设计支持的 RISC-V 指令（示例）

#	指令助记符	指令类型	简单功能描述	备注
1	ADD	R	加法	
2	ADDI	I	立即数加	

华中科技大学课程设计报告

3	AND	R	与	
4	SLLI	I	逻辑左移	
5	SUB	R	减	

2 总体方案设计

2.1 单周期 CPU 设计

本次我们采用的方案是微程序控制，且主、控存分开的方案，即采用微程序控制方式，实现主存储器（MM）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中，采用部分电路用FPGA方式下载、部分电路用硬件搭建的方式完成……等等。

总体结构图如图2.1所示。(注意设计阶段只需要简单的原理示意图)




图 2.1 总体结构图

2.1.1 主要功能部件

(1) 程序计数器 PC

XXXX 思想是.....式，实现主存储器（MM）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中，采用部分电路用 FPGA 方式下载、部分电路用硬件搭建的方式完成方案的设计。

(2) 指令存储器 IM

[illegible]

2.2 中断机制设计

2.2.1 总体设计

XXXXX.....（请自行扩展修改）指令的格式设计是.....指令的寻址方式设计是.....

2.3 流水 CPU 设计

2.3.1 总体设计

XXXXX.....（请自行扩展修改）指令的格式设计是.....指令的寻址方式设计是.....

3 详细设计与实现

3.1 单周期 CPU 实现

3.1.1 主要功能部件实现

(1) 程序计数器 (PC)

使用一个 32 位寄存器实现程序计数器 PC，触发方式为下降沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt 为停机信号，将此控制信号通过非门取反之后和时钟相与，作为寄存器的时钟输入。

程序计数器 PC 的 Verilog 代码如下：

```
always@(negedge clk,posedge clear)
begin
    if(clear)
        pc_out<=0;
    else if(!halt)
        pc_out<=pc_in;
end
```

3.1.2 数据通路的实现

首先对于控制信号进行统计，包括各个主要部件所需要输入的控制信号，以及数据通路合并表中所示的具有多输入的主要部件需要进行输入选择的控制信号，并且对各个统计信号进行整理与编码。

4 实验过程与调试

4.1 测试用例和功能测试

XXXXXX..... (请自行扩展修改)

4.2 主要故障与调试

4.2.1 XXX 故障

故障现象：执行 halt 指令时控制信号无法通过 ID/EX 接口。

原因分析：寄存器设置为上升沿刷新，但当 D 端有输入且 clk 变化一个周期后寄存器中的数据仍然没有改变。

解决方案：在控制器中给 halt 指令一个 ALUControl 信号 0000，让控制信号在接口处顺利传递。

5 设计总结与心得

5.1 课设总结

- 完成方案总结（自行修订扩充）。
- 功能总结（自行修订扩充）。
- 其他需要总结的内容，（自行修订扩充）。

5.2 课设心得

本次课程设计可以说是迄今为止所有实验以及课程设计中难度最大的一门。两个星期从早到晚的不懈努力以及国庆节假期的辛苦加班才终于完成了整个课程设计的设计任务。现在再来回顾整个课程设计的点点滴滴，会发现很多值得总结和回忆的地方。

参考文献

- [1] DAVID A.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第 5 版).北京:机械工业出版社.
- [2] David Money Harris(美).数字设计和计算机体系结构(第二版).机械工业出版社.
- [3] 谭志虎, 秦磊华, 吴非, 等.计算机组成原理(微课版 第 2 版).北京:人民邮电出版社, 2025 年.
- [4] 谭志虎, 周健, 周游.计算机组成原理实验指导(基于 RISC-V 在线实训).北京:人民邮电出版社, 2024 年.

一、原创性声明

本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。

特此声明！

作者签字：郭德纲