전자전기컴퓨터설계실험II

STM32 폴링 LED 제어와 FPGA 조합회로 실험

결과레포트

실험일 2026년 10월 12일

이름 주윤찬

학번 2023440132

실험 범위 STM32_0 과제 1과 2 및 추가실험 1과 2

내장 및 외부 LED 간격 제어 · 4비트 곱셈기 · BCD 이진수 변환

제출 자료 소스코드 시뮬레이션 증거 보드 시연 영상

1 실험 목적과 설계 방법

1.1 실험 목적과 범위

본 실험에서는 STM32의 폴링 루프로 버튼 입력과 LED 출력을 제어하고, FPGA의 조합회로를 시뮬레이션 및 보드 시연으로 검증하였다. STM32 과제1은 내장 LED의 상태 전환 간격을 버튼마다 1→2→4→8→1초로 바꾸고, 과제2는 이를 외부 LED로 확장하는 것이다.

FPGA 추가실험1은 두 4비트 무부호 수의 곱을 8비트로 출력하며, 추가실험2는 두 자리 BCD를 이진수로 바꾸고 입력의 유효성을 판정한다. 4주 프로젝트 중 10월 12일의 STM32_0 활동을 대상으로 하며 이후의 인터럽트·PWM·UART·SPI 과제는 포함하지 않는다.

1.2 장비와 확인 자료

구분	사용 장비 및 자료
MCU	NUCLEO-G474RE, ST-LINK USB
입출력	USER 버튼 PC13, 내장 LED PA5, 외부 LED와 직렬 저항
FPGA	장비 보드, xc7s75, Vivado 파형·Hardware Manager
증거	영상 4개, 원본 이미지 23개, 보관된 C·Verilog·TB·XDC

NUCLEO-G474RE의 보드 핀과 커넥터는 STMicroelectronics의 UM2505를 참조하였다[1]. 외부 LED의 연결 원리는 출력 핀→직렬 저항→LED 양극, LED 음극→GND이며 수업에서 제시한 저항 범위는 330 Ω~1 kΩ이다[2].

1.3 핵심 검증 결과

영상에서 내장·외부 LED 모두 약 1·2·4·8초 간격 및 1초 복귀가 확인되었다. 곱셈기와 BCD 변환기의 첨부 시뮬레이션 로그는 각각 256개 입력 조합을 통과하였다. 두 FPGA 회로 모두 다운로드 상태가 Programmed로 표시되었다.

1.4 폴링과 시간 상태 관리

메인 루프가 polling_routine()을 반복 호출하며 HAL_GetTick()의 밀리초 시각과 마지막 전환 시각을 비교한다. 시간을 기다리는 동안 HAL_Delay()로 실행을 멈추는 대신 매 호출마다 버튼과 LED의 처리 조건을 독립적으로 검사한다. 따라서 LED가 꺼진 동안이나 긴 점멸 간격에서도 버튼을 읽을 수 있다.

static 변수는 호출 사이에 이전 버튼 상태, 선택된 간격, 마지막 LED 전환 시각을 유지한다. 버튼은 현재 HIGH이고 이전 LOW인 상승 에지에서만 처리하고, 마지막 수락 이후 200 ms 미만이면 무시한다. 길게 누른 상태에서 간격이 계속 증가하는 것을 에지 검출로 방지한다[2].

저장된 코드에서 버튼 수락 시 interval_ms를 두 배로 늘리고 8000 ms 다음에는 1000 ms로 되돌린다.
last_change_ms도 현재 시각으로 갱신하므로 새 간격은 수락한 버튼 입력 시점부터 센다. 이때 버튼 입력 자체가 LED를 즉시 반전시키지는 않는다.

핵심 알고리즘

```
if (rising_edge && elapsed_press >= 200U)
{
 interval_ms = (interval_ms == 8000U)
 ? 1000U : interval_ms * 2U;
 last_press_ms = now_ms;
 last_change_ms = now_ms;
}
if (now_ms - last_change_ms >= interval_ms)
{
 last_change_ms = now_ms;
 HAL_GPIO_TogglePin(port, pin);
}
```

여기서 간격은 켜짐→꺼짐 또는 꺼짐→켜짐까지의 시간 Δt이다. 전체 점멸 주기 T는 2Δt이므로 Δt=8초일 때 한 주기는 16초이다. uint32_t 뺄셈으로 경과 시간을 비교하면 한 번의 카운터 래핑을 가로지르는 짧은 시간 구간도 처리할 수 있다.

2 STM32 과제 결과와 비교

2.1 과제1 내장 LED

과제1.mp4는 약 53.15초의 영상이다. 버튼을 조작한 뒤에도 내장 녹색 LED의 점멸이 지속되며, 간격이 늘어났다가 다시 짧아지는 양상이 관찰된다. 전원·통신 표시 LED와 구분하기 위해 보드 중앙의 USER LED 영역을 분석하였다.




그림 1 과제1 내장 LED 시연의 약 4.4초 장면

영상에서 읽은 대표 전환 시각

설정 Δt	전환 시각 s	관찰 Δt s
1초 복귀	46.0→47.0→48.0	1.0, 1.0
2초	5.7→7.7→9.7	2.0, 2.0
4초	15.7→19.7→23.7	4.0, 4.0
8초	35.7→43.7	8.0

8초 구간 이후 약 46초부터 1초 간격이 다시 나타나므로 순환 복귀도 확인할 수 있다. 버튼을 누르지 않는 구간에서 전환이 이어져 지속 점멸 요구와 일치한다. 영상 초반의 손 가림·움직임에 따른 밝기 변화는 대표 시간 비교에서 제외하였다.

2.2 영상 측정 방법

각 영상을 10 fps, 320×180 RGB 프레임으로 읽었다. 내장 LED는 녹색 우세 픽셀, 외부 LED는 적색 우세 픽셀의 수로 밝기 점수를 만들고, 점등·소등 전환을 찾았다. 두 임계값에서 대표 전환 목록이 동일함을 확인하였다. 표본 간격은 0.1초이며 간격값의 마지막 소수 자리는 영상 판독 정밀도에 해당한다.

2.3 과제2 외부 LED

과제2.mp4는 약 61.00초의 영상이다. 외부 적색 LED, 배선 및 버튼 조작이 보이며 점등·소등이 반복된다. 내장 LED 제어와 같은 간격 순환을 외부 출력으로 확장한 결과를 시간 변화로 확인하였다.




그림 2 과제2 외부 적색 LED 시연의 약 5.1초 장면

설정 Δt	전환 시각 s	관찰 Δt s
1초 초기	1.1→2.1→3.1	1.0, 1.0
2초	5.1→7.1→9.1	2.0, 2.0
4초	13.1→17.0→21.1	3.9, 4.1
8초	33.1→41.0→49.0	7.9, 8.0
1초 복귀	51.7→52.7→53.7	1.0, 1.0

목표 간격과 관찰값의 차이는 대표 구간에서 0.1초 이내이다. 이는 영상 표본화와 밝기 경계 판독의 영향을 포함하며, MCU 클록의 실제 오차가 ±0.1초라는 뜻은 아니다. 주파수·지터의 정밀 평가에는 출력 핀의 오실로스코프 측정이 필요하다.

설계와 관찰의 대응

보관된 코드의 과제2 기본 외부 출력은 PB0이며 PB1 선택도 가능하다. 영상만으로 헤더 핀 번호와 저항값을 확정하기 어려우므로 실제 접속 핀과 저항의 실측값은 단정하지 않았다. 출력 대상만 바꾸고 시간·버튼 처리를 유지한다는 설계와 외부 LED의 관찰 간격은 서로 일치한다.

3 추가실험1 4비트 곱셈기

3.1 회로 구조와 예상값

두 입력 a[3:0], b[3:0]는 각각 0~15 범위의 무부호 수이다. 최상위 mult_4bit가 multiply_unsigned를 연결하며 핵심 논리는 assign product = a * b;이다[3]. 상태를 저장하거나 클록에 동기화하지 않는 조합회로로 입력 변화가 곱셈 결과로 전달된다. 조합회로와 순차회로의 구분은 디지털 설계 교재의 기본 분류를 따른다[4].

최대 곱은 15×15=225이며 이진수 11100001, 16진수 E1이다. 7비트 최대값 127을 넘으므로 8비트 출력이 필요하다. 입력·출력의 부호 해석과 비트 폭이 맞아야 전체 범위에서 올바른 결과를 얻을 수 있다.

3.2 시뮬레이션 방법과 결과

테스트벤치는 x와 y를 0~15까지 이중 반복하고 a=x, b=y를 대입한 뒤 #1 후 m과 x*y를 비교한다. 16×16=256개 모든 입력 조합을 검사하며 다르면 $fatal로 종료한다. 첨부 로그는 256 ns 시점에 PASS multiplier: 256 input pairs를 출력한다.




그림 3 곱셈기 전체 256개 조합의 PASS 로그




그림 4 마지막 입력 구간의 곱셈 결과 파형

a	b	예상 m	파형 m
15	8	120 = 0x78	78
15	10	150 = 0x96	96
15	14	210 = 0xD2	D2
15	15	225 = 0xE1	E1

표의 수치는 파형의 오른쪽 시간축에 표시된 구간에서 읽었다. 왼쪽 Value 열은 별도 커서 시점의 값이므로 마지막 구간의 입력·출력과 혼합하여 해석하지 않았다.

3.3 보드 다운로드와 시연




그림 5 xc7s75에 mult_4bit.bit 다운로드 후 Programmed 표시

Hardware Device Properties에서 장치 xc7s75_0, ID code 037C8093, IR length 6, Status Programmed가 확인된다. Programming file의 파일명은 mult_4bit.bit이므로 곱셈기 비트스트림이 장치에 기록된 상태임을 확인할 수 있다.




그림 6 1번임.mp4의 약 4.6초 FPGA 보드 조작 장면

1번임.mp4는 약 9.20초로 DIP 스위치를 바꾸며 보드 표시를 확인하는 시연이다. 입력 스위치와 출력 LED의 비트 대응은 XDC에서 정해야 한다. 보관된 제약 파일은 a·b 각 4핀과 m의 8핀을 LVCMOS33으로 연결한다.

촬영 각도와 손 가림 때문에 모든 스위치 상태 및 출력 비트를 동시에 정확히 판독하기는 어렵다. 따라서 보드의 각 입력 조합에 대한 수치 비교는 시뮬레이션 결과와 분리하였다. Programmed 표시는 다운로드 성공의 근거이며 256개 조합을 실물에서 모두 측정했다는 근거는 아니다.

3.4 결과 해석

기능 검증에서는 전체 입력 공간을 검사한 PASS 로그와 대표 파형이 일치한다. 시뮬레이션의 256 ns는 입력당 1 ns씩 진행한 테스트벤치 실행 길이이며 실제 곱셈기의 전파 지연이나 최대 동작 주파수로 해석할 수 없다.

4 추가실험2 BCD 이진수 변환

4.1 변환식과 유효성

십의 자리 ten[3:0]와 일의 자리 one[3:0]로부터 binary=10×ten+one을 계산한다. 정상적인 두 자리 BCD는 각 자리가 0~9이므로 출력은 0~99이며 7비트로 표현할 수 있다. valid=(ten≤9) && (one≤9)는 두 자리가 모두 정상일 때만 1이다[3].

```
assign binary = ten * 7'd10 + one;
assign valid = (ten <= 9) && (one <= 9);
```

최상위 bcd_conv의 포트 순서는 one, ten, bin, valid이다. 하위 bcd_to_binary에는 ten, one 순으로 연결하므로 자리 순서를 잘못 연결하면 47을 74로 계산할 수 있다. 두 입력 버스는 같은 폭이어도 의미가 다르다.

4.2 정상 입력 파형




그림 7 ten=3에서 4로 넘어가는 구간과 valid 변화

ten	one	계산값 bin	valid
3	14	44	0
3	15	45	0
4	0	40	1
4	6	46	1
4	7	47	1

그림 7에서 ten=3, one=14·15일 때 bin은 44·45를 나타내지만 valid=0이다. ten=4, one=0부터 valid=1이 된다. 왼쪽 Value 열의 4, 7, 47은 커서 지점의 정상 입력이며 그림에 표시된 모든 시점의 값은 아니다.




그림 8 ten=9에서 10으로 바뀌는 경계 구간

ten=9, one=13·14·15에서 계산값 103·104·105가 보여도 BCD로는 무효이다. ten=10, one=0에서 100이 계산되지만 십의 자리가 범위를 벗어나므로 valid=0이 유지된다.

4.3 전수 검사와 보드 결과

테스트벤치는 4비트 두 입력의 전체 256개 조합에서 valid를 검사하고, 유효 입력에 대해서만 bin=10t+o를 비교한다. 유효 조합은 10×10=100개, 무효 조합은 256-100=156개이다. 첨부 로그의 PASS BCD: 100 valid and 156 invalid inputs는 이 검증 범위와 일치한다.

```
PASS BCD: 100 valid and 156 invalid inputs
$finish called at time : 256 ns : File "C:/Users/yunji/ece2/ece2_2026/LAB4/FPGA/02_bcd_to_binary/sim/tb_bcd_conv.sv" Line 19
```

그림 9 BCD 변환기의 유효·무효 입력 검사 PASS 로그




그림 10 bcd_conv.bit 다운로드 후 Programmed 표시




그림 11 2번임.mp4의 약 17.9초 보드 조작 장면

두 번째 Hardware Device Properties는 bcd_conv.bit을 가리키며 Status가 Programmed이다. 2번임.mp4는 약 35.73초의 별도 보드 시연으로 스위치를 조작하는 과정이 확인된다. 곱셈기 다운로드 사진과 구별하여 해석하였다.

4.4 무효 출력의 해석

valid는 오류를 표시할 뿐 binary 계산을 차단하지 않는다. 무효 입력에서 결과가 99를 넘거나 7비트 범위를 초과해 잘릴 수 있으므로 해당 bin을 유효한 십진 변환 결과로 사용하면 안 된다. 테스트벤치도 무효 입력의 bin 값까지 정답으로 보장하지 않는다. 보드에서는 valid 표시와 수치 출력을 함께 확인해야 한다.

5 고찰과 결론 및 제출 자료

5.1 결과 비교와 오차 요인

STM32 과제1과 과제2의 대표 구간은 설정 간격 1·2·4·8초와 일치하고, 긴 간격 이후 1초 복귀도 확인된다. 외부 출력에서도 시간 동작이 유지되므로 시간 상태 관리와 출력 핀 선택을 분리한 설계가 유효하다. 다만 영상 샘플로 버튼의 모든 바운스를 관측할 수 없으므로 디바운스 성능의 전수 검증까지 주장하지 않는다.

200 ms 입력 제한은 단순 재입력 방지 방법이다. 초기 last_press_ms=0이면 전원 인가 후 200 ms 이내의 첫 입력이 무시될 수 있고, 빠르게 연속 누르는 의도적 입력도 무시한다. 안정 상태가 일정 시간 유지됐는지 판정하는 방식과는 다르므로 버튼 응답성과 잡음 억제 사이의 절충을 고려해야 한다.

HAL_GetTick() 기반 폴링은 메인 루프의 실행 지연만큼 전환이 늦어질 수 있다. last_change_ms=now_ms로 갱신하면 누적 지연이 생길 수 있으며, 일정한 위상을 유지해야 할 때는 이전 시각에 interval_ms를 더하는 방법이나 타이머 인터럽트 방식을 검토할 수 있다. 이번 관찰은 초 단위 기능 요구에 대한 검증이다.

5.2 검증 과정에서 확인한 주의점

파형의 표시 진법과 커서 위치를 먼저 구분하였다. 곱셈기 E1은 16진수 225이며, BCD 파형에서 bin=44라는 숫자만 보고 정상 변환으로 판단하면 one=14인 무효 입력을 놓친다. 계산 결과뿐 아니라 입력 의미·valid 신호를 함께 비교해야 한다.

직렬 모니터 사진에는 COM11, 9600 baud, 8 data bits, 1 stop bit, parity none 설정과 Hello, World! 두 줄이 나타난다. 이는 PC 쪽 수신 경로와 기본 실행 확인 자료이며 LED 간격 순환이나 이번 주차의 MCU–FPGA 통신을 검증한 자료로 확대 해석하지 않았다.

5.3 결론

폴링과 상태 변수로 버튼에 따른 LED 간격 순환을 구현할 수 있었으며, 내장 LED에서 외부 LED로 확장해도 약 1·2·4·8초 간격이 유지되었다. FPGA 곱셈기와 BCD 변환기는 전체 입력 조합에 대한 기능 검사 통과와 다운로드 상태를 확인하였다. 소프트웨어의 시간 제어와 FPGA 조합회로의 기능 검증을 각각의 근거로 평가하였다.

5.4 제출 저장소와 증거 구성

제출 저장소
github.com/YunchanJu/lab4_stm32_0
제출 버전 태그 stm32-0-results-v1

자료 기준 커밋 SHA
9568643674a950dcb164e11501b8320a7fc1f2da

source_code.zip에는 보관된 STM32 프로젝트와 FPGA 설계·테스트벤치·제약 파일을 포함하였다. experiment_images.zip에는 원본 첨부 순서대로 01~23.png를 보관하였고, 영상은 과제1.mp4·과제2.mp4·1번임.mp4·2번임.mp4로 구분하였다. 밝기 시계열은 led3_brightness.csv와 led4_brightness.csv에 저장하였다.

곱셈기 관련 사진은 06~08 및 14, BCD 변환기 관련 사진은 09~13 및 15이다. 11과 12는 같은 BCD 전체 파형의 중복 첨부이므로 별도 반복 실험으로 세지 않았다. 16은 직렬 모니터, 17~22는 주차별 매뉴얼, 23은 작성 요령이다.

보관된 소스의 논리는 본문에 설명한 설계와 대응한다. 촬영 시점에 보드에 기록된 바이너리와 보관 소스 간 해시 대조 기록은 없으므로 완전히 동일한 빌드라고 단정하지 않는다. 본문 SHA는 제출 자료의 버전 식별자이며 실험 당일 펌웨어의 해시는 아니다.

참고문헌

[1] STMicroelectronics, UM2505, STM32G4 Nucleo-64 boards MB1367, 보드 연결·핀 배정 절. 열람일 2026.10.19. 제조사 도서. 본문 1.2 인용.
ST UM2505 원문 PDF

[2] thechef030/STM32_1, docs/STM32_0.md, stm32-1 브랜치, 10/12 LED와 버튼 실습 매뉴얼. 본문 1.2·1.4 인용.
수업 STM32_0 매뉴얼

[3] thechef030/STM32_1, docs/FPGA_additional.md, 4비트 곱셈기 및 BCD 이진수 변환 설계·테스트벤치. 본문 3.1·4.1 인용.
FPGA 설계와 테스트벤치

[4] S. L. Harris and D. M. Harris, Digital Design and Computer Architecture ARM Edition, 1st ed., Morgan Kaufmann, 2015. ISBN 978-0-12-800056-4. 조합회로·순차회로 설계의 기본 분류, 본문 3.1 인용.

출판사 교재 정보와 목차

그림·실측 데이터 출처 2026년 10월 12일 실험 사진 및 촬영 영상. 본문 시간 표는 원본 영상에서 재분석한 값이다. 참고문헌 [4]는 ISBN이 있는 교재이며 수업 자료 [2]·[3]과 제조사 매뉴얼 [1]은 별도 출처로 표시하였다.