

2027
考研408

做题本

27 王道复习指导计算机组成原理应用题

目录

第1章 计算机系统概述	1
1.3 计算机的性能指标	1
第2章 数据的表示和运算	2
2.2 运算方法和运算电路	2
2.3 浮点数的表示与运算	5
第3章 存储系统	8
3.2 主存储器	8
3.3 主存储器与CPU的连接	11
3.4 外部存储器	12
3.5 高速缓冲存储器	13
3.6 虚拟存储器	18
第4章 指令系统	32
4.1 指令系统	32
4.2 寻址方式	34
第5章 中央处理器	55
5.3 数据通路的功能和基本结构	55
5.4 控制器的功能和工作原理	72
5.6 指令流水线	75
第6章 总线	80
6.1 总线概述	80
第7章 输入/输出系统	81
7.3 I/O方式	81

[P15]01. 微机A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。

- 1) 微机A的CPU主频为8MHz，微机B为12MHz，则微机A的CPU时钟周期为多少？
- 2) 微机A的平均指令执行速度为0.4MIPS，微机A的平均指令周期为多少？
- 3) 微机B的平均指令执行速度为多少？

[P15]02. 某台计算机只有LOAD/STORE指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪试验结果，已知每条指令所占的比例及CPI数如下表所示。

指令类型	所占比例	CPI	指令类型	所占比例	CPI
算术逻辑指令	43%	1	STORE指令	12%	2
LOAD指令	21%	2	转移指令	24%	2

求上述情况下的平均CPI。

假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用LOAD指令从存储器中取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器-存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。

[P47]01. 已知32位寄存器R1中存放的变量x的机器码为8000 0004H, unsigned int型的乘法采用逻辑移位操作, int型的乘除法采用算术移位操作, 请问:

- 1) 当x是unsigned int型时, x的真值是多少? $x/2$ 存放在R1中的机器码是什么? $x/2$ 的真值是多少? $2x$ 存放在R1中的机器码是什么? $2x$ 的真值是多少?
- 2) 当x是int型时, x的真值是多少? $x/2$ 存放在R1中的机器码是什么? $x/2$ 的真值是多少? $2x$ 存放在R1中的机器码是什么? $2x$ 的真值是多少?

[P47]02. 假设有两个整数 $x=-68, y=-80$, 采用补码形式(含1位符号位)表示, x和y分别存放在寄存器A和B中。另外, 还有两个寄存器C和D。A、B、C、D都是8位的寄存器。请回答下列问题(要求最终用十六进制数表示二进制数序列):

- 1) 寄存器A和B中的内容分别是什么?
- 2) x和y相加后的结果存放在寄存器C中, 则寄存器C中的内容是什么? 此时, 溢出标志OF、符号标志SF各是什么?
- 3) x和y相减后的结果存放在寄存器D中, 寄存器D中的内容是什么? 此时, 溢出标志OF、符号标志SF各是什么?

[P48]03. 【2011统考真题】假定在一个8位字长的计算机中运行如下C程序段：

```
unsigned int x=134;
unsigned int y=246;
int m=x;
int n=y;
unsigned int z1=x-y;
unsigned int z2=x+y;
int k1=m-n;
int k2=m+n;
```

若编译器编译时将8个8位寄存器R1~R8分别分配给变量x,y,m,n,z1,z2,k1和k2。请回答下列问题（提示：有符号整数用补码表示）。

- 1) 执行上述程序段后，寄存器R1、R5和R6的内容分别是什么（用十六进制数表示）？
- 2) 执行上述程序段后，变量m和k1的值分别是多少（用十进制数表示）？
- 3) 上述程序段涉及有符号整数加减、无符号整数加减运算，这四种运算能否利用同一个加法器辅助电路实现？简述理由。
- 4) 计算机内部如何判断有符号整数加减运算的结果是否发生溢出？上述程序段中，哪些有符号整数运算语句的执行结果会发生溢出？

[P48]04.【2020统考真题】有实现 $x \times y$ 的两个C语言函数如下：

```
unsigned umul (unsigned x, unsigned y) { return x*y; }
int imul (int x, int y) { return x * y; }
```

假定某计算机M中的ALU只能进行加减运算和逻辑运算。请回答下列问题。

- 1) 若M的指令系统中没有乘法指令，但有加法、减法和位移等指令，则在M上也能实现上述两个函数中的乘法运算，为什么？
- 2) 若M的指令系统中有乘法指令，则基于ALU、位移器、寄存器及相应控制逻辑实现乘法指令时，控制逻辑的作用是什么？
- 3) 针对以下三种情况：a) 没有乘法指令；b) 有使用ALU和位移器实现的乘法指令；c) 有使用阵列乘法器实现的乘法指令，函数umul()在哪种情况下执行的时间最长？在哪种情况下执行的时间最短？说明理由。
- 4) n位整数乘法指令可保存2n位乘积，当只取低n位作为乘积时，其结果可能发生溢出。当 $n=32, x=2^{31}-1, y=2$ 时，有符号整数乘法指令和无符号整数乘法指令得到的 $x \times y$ 的2n位乘积分别是什么（用十六进制数表示）？此时函数umul()和imul()的返回结果是否溢出？对于无符号整数乘法运算，当仅取乘积的低n位作为乘法结果时，如何用2n位乘积进行溢出判断？

[P65]01. 现有一计算机字长32位($D_{31} \sim D_0$), 符号位是最高位。对于二进制1000 1111 1110 1111 1100 0000 0000 0000,

- 1) 表示一个补码整数, 其十进制值是多少?
- 2) 表示一个无符号整数, 其十进制值是多少?
- 3) 表示一个IEEE 754标准的单精度浮点数, 其值是多少?

[P65]02. 假定变量i是一个32位的int型整数, f和d分别为float型(32位)和double型(64位)实数。分析下列各布尔表达式, 说明结果是否在任何情况下都是“true”。

- 1) `i==(int)((double)i)`
- 2) `f==(float)((int)f)`
- 3) `f==(float)((double)f)`
- 4) `d==(double)((float)d)`

[P65]03. 已知两个实数 $x = -68$, $y = -8.25$, 它们在C语言中定义为 `float` 型变量, 分别存放在寄存器A和B中。另外, 还有两个寄存器C和D。A、B、C、D都是32位的寄存器。请问(要求用十六进制表示二进制序列):

- 1) 寄存器A和B中的内容分别是什么?
- 2) x 和 y 相加后的结果存放在寄存器C中, 寄存器C中的内容是什么?
- 3) x 和 y 相减后的结果存放在寄存器D中, 寄存器D中的内容是什么?

[P66]04. 对下列每个IEEE 754单精度数值, 解释它们所表示的是哪种数字类型(规格化数、非规格化数、无穷大、0)。当它们表示某个具体数值时, 请给出该数值。

- 1) 0000 0000 0000 0000 0000 0000 0000 0000
- 2) 0100 0010 0100 0000 0000 0000 0000 0000
- 3) 1000 0000 0100 0000 0000 0000 0000 0000
- 4) 1111 1111 1000 0000 0000 0000 0000 0000

[P66]05. 【2017统考真题】已知 $f(n) = \sum_{i=0}^n 2^i = 2^{n+1} - 1 = \overbrace{11 \cdots 1}^{n+1 \text{位}}B$, 计算 $f(n)$ 的C语言函数 **f1** 如下:

```
int f1(unsigned n) {
    int sum = 1, power = 1;
    for (unsigned i = 0; i <= n - 1; i++) {
        power *= 2;
        sum += power;
    }
    return sum;
}
```

将 **f1** 中的 **int** 都改为 **float**, 可得到计算 **f(n)** 的另一个函数 **f2**。假设 **unsigned** 型和 **int** 型数据都占 32 位, **float** 型数据采用 IEEE 754 单精度标准。请回答下列问题:

- 1) 当 $n=0$ 时, **f1** 会出现死循环, 为什么? 若将 **f1** 中的变量 **i** 和 **n** 都定义为 **int** 型, 则 **f1** 是否还会出现死循环? 为什么?
- 2) **f1(23)** 和 **f2(23)** 的返回值是否相等? 机器数各是什么 (用十六进制表示)?
- 3) **f1(24)** 和 **f2(24)** 的返回值分别为 33 554 431 和 33 554 432.0, 为什么不相等?
- 4) $f(31) = 2^{32} - 1$, 而 **f(31)** 的返回值却为 -1, 为什么? 若使 **f(n)** 的返回值与 **f(n)** 相等, 则最大的 **n** 是多少?
- 5) **f2(127)** 的机器数为 7F80 0000H, 对应的值是什么? 若使 **f2(n)** 的结果不溢出, 则最大的 **n** 是多少? 若使 **f2(n)** 的结果精确 (无舍入), 则最大的 **n** 是多少?

[P91]01. 在显示适配器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽 50% 用于刷新屏幕，保留 50% 的带宽用于其他非刷新功能，且采用分辨率为 1024×768 像素、颜色深度为 3B、刷新频率为 72Hz 的工作方式。

- 1) 试计算刷新存储器的总带宽。
- 2) 为达到这样高的刷新存储器带宽，应采取何种技术措施？

[P91]02. 一个四体并行交叉存储器，每个模块的容量是 $64K \times 32$ 位，存取周期为 200ns，问：

- 1) 在一个存取周期中，存储器能向 CPU 提供多少位二进制信息？
- 2) 若存取周期为 400ns，则在 $0.1\mu s$ 内存储器可向 CPU 提供 32 位二进制信息，该说法正确否？为什么？

[P91]03. 设存储器容量为32个字，字长为64位，模块数 $m=4$ ，分别采用顺序方式和交叉方式进行组织。存取周期 $T=200\text{ns}$ ，数据总线宽度为64位，总线传输周期 $r=50\text{ns}$ 。在连续读出4个字的情况下，求顺序存储器和交叉存储器各自的带宽。 []

[P91]04. 某计算机字长32位，存储体的存取周期为200ns。

- 1) 采用四体交叉工作，用低2位的地址作为体地址，存储数据按地址顺序存放。主机最快多长时间可以读出一个数据字？存储器的带宽是多少？
- 2) 若4个体分别保存主存中前1/4、次1/4、再下个1/4、最后1/4这四段的数据，即选用高2位的地址作为体地址，可以提高存储器顺序读出数据的速度吗？为什么？
- 3) 若把存储器改成单体4字宽度，会带来什么好处和问题？
- 4) 比较采用四体低位地址交叉的存储器和四端口读出的存储器这两种方案的优缺点。

[P91]05. 假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为 3, 9, 17, 2, 51, 37, 13, 4, 8, 41, 67, 10，哪些地址访问可能发生体冲突？

[P100]01. 用一个 $512K \times 8$ 位的Flash存储器芯片组成一个 $4M \times 32$ 位的半导体只读存储器，存储器按字编址，试回答以下问题：

- 1) 该存储器的数据线数和地址线数分别为多少？
- 2) 共需要几片这样的存储芯片？
- 3) 说明每根地址线的作用。

[P107]01. 某个硬磁盘共有4个记录面，存储区域内半径为10cm，外半径为15.5cm，道密度为60道/cm，外层位密度为600bit/cm，转速为6000转/分。

- 1) 硬磁盘的磁道总数是多少？
- 2) 硬磁盘的容量是多少？
- 3) 将长度超过一个磁道容量的文件记录在同一个柱面上是否合理？
- 4) 采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中磁盘地址如何表示？
- 5) 假定每个扇区的容量为512B，每个磁道有12个扇区，寻道的平均等待时间为10.5ms，试计算磁盘平均存取一个扇区的时间。

[P121]01. 某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联映射方式，块大小为64B，每块设置了1位有效位。采用随机替换算法，写磁盘采用回写法，为此每块设置了1位脏位。要求：

- 1) 分别指出主存地址中标记(Tag)、组号(Index)和块内地址(Offset)三部分的位置与位数。
- 2) 计算该数据Cache的总位数。

[P121]02. 某个Cache的容量大小为64KB，行长为128B，且是4路组相联Cache，主存使用32位地址，按字节编址。

- 1) 该Cache共有多少行？多少组？
- 2) 该Cache的标记阵列中需要有多少标记项？每个标记项中标记位长度是多少？
- 3) 该Cache采用LRU算法，若当该Cache为全写法Cache时，标记阵列总共需要多大的存储容量？回写法又该如何？（提示：4路组相联Cache使用LRU算法的替换控制位为2位。）

[P121]03. 某计算机有容量为256B的数据Cache，主存块大小为32B。现有如下C语言程序段：

```
int i, j, c, s, a[128];  
...  
for (i = 0; i < 10000; i++)  
    for (j = 0; j < 128; j = j + s)  
        c = a[j];
```

int型数据用32位补码表示，编译器将变量i,j,c,s都分配在通用寄存器中，因此，只需考虑数组元素的访存情况，假定数组起始地址正好在一个主存块的开始。请回答：

- 1) 若Cache采用直接映射方式，则当s=64和s=63时，缺失率分别为多少？
- 2) 若Cache采用2路组相联映射方式，则当s=64和s=63时，缺失率分别为多少？

[P121]04. 【2010统考真题】某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：

程序 A: <pre>int a[256][256]; ... int sum_array1() { int i, j, sum=0; for(i=0; i<256; i++) for(j=0; j<256; j++) sum += a[i][j]; return sum; }</pre>	程序 B: <pre>int a[256][256]; ... int sum_array2() { int i, j, sum=0; for(j=0; j<256; j++) for(i=0; i<256; i++) sum += a[i][j]; return sum; }</pre>
--	--

假定int型数据用32位补码表示，程序编译时，i、j和sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

- 1) 不考虑用于Cache一致性维护和替换算法的控制位，数据Cache的总容量为多少？
- 2) 数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号是多少（Cache行号从0开始）？
- 3) 程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

[P122]05. 【2013统考真题】某32位计算机,CPU主频为800MHz,Cache命中时的CPI为4,Cache块大小为32B;主存采用8体交叉存储方式,每个体的存储字长为32位、存取周期为40ns;存储器总线宽度为32位,总线时钟频率为200MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括:传送首地址和命令、存储器准备数据、传送数据。每次突发传送32B,传送地址或32位数据均需要一个总线时钟周期。请回答下列问题,要求给出理由或计算过程。

- 1) CPU和总线的时钟周期各为多少?总线的带宽(最大数据传输速率)为多少?
- 2) Cache缺失时,需要用几个读突发传送总线事务来完成一个主存块的读取?
- 3) 存储器总线完成一次读突发传送总线事务所需的时间是多少?
- 4) 若程序BP执行过程中共执行了100条指令,平均每条指令需进行1.2次访存,Cache缺失率为5%,不考虑替换等开销,则BP的CPU执行时间是多少?

[P122]06. 【2020统考真题】假定主存地址为32位，按字节编址，指令Cache和数据Cache与主存之间均采用8路组相联映射方式，直写法（Write Through）和LRU算法，主存块大小为64B，数据区容量各为32KB。开始时Cache均为空。请回答下列问题。

1) Cache每一行中标记、LRU位各占几位？是否有修改位？

2) 有如下C语言程序段：

```
for (k = 0; k < 1024; k++)  
    s[k] = 2 * s[k];
```

若数组s及其变量k均为int型，int型数据占4B，变量k分配在寄存器中，数组s在主存中的起始地址为0080 00C0H，则在该程序段执行过程中，访问数组s的数据Cache缺失次数为多少？

3) 若CPU最先开始的访问操作是读取主存单元0001 0003H中的指令，简要说明从Cache中访问该指令的过程，包括Cache缺失处理过程。

[P137]01. 某计算机系统采用虚拟页式存储管理，某个进程的页表见下表，每项的起始编号是0，所有的地址均按字节编址，每页大小为1024B。分别将逻辑地址0793, 1197, 2099, 3320, 4188, 5332，转换为物理地址，写出计算过程，对不能计算的说明为什么。

逻辑页号	存在位	引用位	修改位	页框号
0	1	1	0	4
1	1	1	1	3
2	0	0	0	—
3	1	0	0	1
4	0	0	0	—
5	1	0	1	5

[P137]02. 下图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存储器中，其容量为8个存储单元。

页号	该页在主存中的起始位置
32	42000
25	38000
7	96000
6	60000
4	40000
15	80000
5	50000
34	70000

虚拟地址	页号	页内地址
1	15	0324
2	7	0128
3	48	0516

- 1) 当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？
- 2) 当CPU按虚拟地址2去访问主存时，主存的实地址码是多少？
- 3) 当CPU按虚拟地址3去访问主存时，主存的实地址码是多少？

[P138]03. 一个两级存储器系统有8个磁盘上的虚拟页面需要映像到主存中的4个页中。某程序生成以下访存页面序列：

1, 0, 2, 2, 1, 7, 6, 7, 0, 1, 2, 0, 3, 0, 4, 5, 1, 5, 2, 4, 5, 6, 7, 6, 7, 2, 4, 2, 7, 3。采用LRU算法，设初始时主存为空。

1) 画出每个页号访问请求之后存放在主存中的位置。

2) 计算主存的命中率。

[P138]04. 【2011统考真题】某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如下的左图和右图所示，图中页框号及标记字段的内容为十六进制形式。回答下列问题：

- 1) 虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？
- 2) 使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

虚页号	有效位	页框号	...
0	1	06	...
1	1	04	...
2	1	15	...
3	1	02	...
4	0	—	...
5	1	2B	...
6	0	—	...
7	1	32	...


行号	有效位	标记	...
0	1	020	...
1	0	—	...
2	1	01D	...
3	1	105	...
4	1	064	...
5	1	14D	...
6	0	—	...
7	1	27A	...

- 3) 虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

- 4) 假定为该机配置一个4路组相联的TLB，共可存放8个页表项，若其当前内容（十六进制）如下图所示，则此时虚拟地址024BACH所在的页面是否存在主存中？要求说明理由。

组号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号
0	0	—	—	1	001	15	0	—	—	1	012	1F
1	1	013	2D	0	—	—	1	008	7E	0	—	—


[P138]05. 【2016统考真题】某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB；TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联映射方式组织，主存块大小为64B。存储访问过程的示意图如下。



回答下列问题：

- 1) 图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
- 2) 将块号为4099的主存块装入Cache时，所映射的Cache组号是多少？对应的H字段内容是什么？
- 3) 是Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
- 4) 为什么Cache可以采用直写法，而修改页面内容时总是采用回写法？

[P139]06. 【2018统考真题】某计算机采用页式虚拟存储管理方式，按字节编址。CPU进行存储访问的过程如下图所示。根据该图回答下列问题。



- 1) 主存物理地址占多少位？
- 2) TLB采用什么映射方式？TLB是用SRAM还是用DRAM实现？
- 3) Cache采用什么映射方式？若Cache采用LRU算法和回写法，则Cache每行中除数据（Data）、标记和有效位外，还应有哪些附加位？Cache总容量是多少？Cache中有效位的作用是什么？
- 4) 若CPU给出的虚拟地址为0008 C040H，则对应的物理地址是多少？是否在Cache中命中？说明理由。若CPU给出的虚拟地址为0007 C260H，则该地址所在主存块映射到的Cache组号是多少？

[P140]07. 【2021统考真题】假设计算机M的主存地址为24位，按字节编址；采用分页存储管理方式，虚拟地址为30位，页大小为4KB；TLB采用2路组相联映射方式和LRU算法，共8组。请回答下列问题。

- 1) 虚拟地址中哪几位表示虚页号？哪几位表示页内地址？
- 2) 已知访问TLB时虚页号高位部分用作TLB标记，低位部分用作TLB组号，M的虚拟地址中哪几位是TLB标记？哪几位是TLB组号？
- 3) 假设TLB初始时空，访问的虚页号依次为10,12,16,7,26,4,12和20，在此过程中，哪一个虚页号对应的TLB表项被替换？说明理由。
- 4) 若将M中的虚拟地址位数增加到32位，则TLB表项的位数增加几位？

[P140]08. 【2023统考真题】已知计算机M的字长为32位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址为32位，页大小为4KB；数据Cache采用4路组相联映射方式，数据区大小为8KB，主存块大小为32B。现有C语言程序段如下：

```
int a[24][64];  
...  
for (i=0; i<24; i++)  
    for (j=0; j<64; j++) a[i][j]=10;
```

已知二维数组a按行优先存放，在虚拟地址空间中分配的起始地址为0042 2000H，sizeof(int)=4，假定在M上执行上述程序段之前数组a不在主存，且在该程序段执行过程中不会发生页面置换。请回答下列问题：

- 1) 数组a分布在几个页面中？对于数组a的访问，会发生几次缺页异常？页故障地址各是什么？
- 2) 不考虑变量i和j，该程序段的数据访问是否具有时间局部性？为什么？
- 3) 计算机M的虚拟地址(A31~A0)中哪几位用作块内地址？哪几位用作Cache组号？a[1][0]的虚拟地址是多少？其所在主存块对应的Cache组号是多少？
- 4) 数组a占用多少主存块？假设上述程序段执行过程中数组a的访问不会和其他数据发生Cache访问冲突，则数组a的Cache命中率是多少？若将循环中i和j的次序按如下方式调换：

```
for (j=0; j<64; j++)  
    for (i=0; i<24; i++) a[i][j]=10;
```

则数组a的Cache命中率又是多少？

[P140]09. 【2025 统考真题】现有C语言程序P的部分代码如下所示。假定运行程序P的计算机M字长为32位，按字节编址，数据Cache的数据区大小为32KB，采用8路组相联映射方式，主存块大小为64B，Cache的命中时间为2个时钟周期，缺失损失为200个时钟周期；采用页式虚拟存储管理方式，页大小为4KB。数组d的起始虚拟地址 $VA_{31} \sim VA_0$ 为0180 0020H。请回答下列问题。

```
int x, d[2048], i;
...
for (i = 0; i < 2048; i++)
    d[i] = d[i]/x;
...
```

- 1) 主存地址中Cache组号字段和块内地址字段分别占几位？虚拟地址中哪些位可作Cache索引？
- 2) $d[100]$ 的虚拟地址为多少？ $d[100]$ 所在主存块对应的Cache组号是多少？
- 3) 假定执行for语句时对应代码已在Cache中，变量i和x已装入寄存器，数组d已调入主存但不在Cache中，则 $d[0]$ 在其所在主存块内的偏移量是多少（用十六进制数表示）？在for语句的执行过程中，访问数组d的Cache缺失率和数组元素的平均访问时间分别是多少（Cache缺失率的计算结果要求用百分比表示，保留两位小数）？
- 4) 数组d分布在几个页中？若执行for语句时对应代码已在主存中，但数组d还未调入主存，则在执行for语句的过程中，访问数组d所引起的缺页次数是多少？

[P153]01. 一个处理器中共有32个寄存器，使用16位立即数，其指令系统结构中共有142条指令。在某个给定的程序中，20%的指令带有一个输入寄存器和一个输出寄存器；30%的指令带有两个输入寄存器和一个输出寄存器；25%的指令带有一个输入寄存器、一个输出寄存器、一个立即数寄存器；其余25%的指令带有一个立即数输入寄存器和一个输出寄存器。

- 1) 对于以上4种指令类型中的任意一种指令类型来说，共需要多少位？假定指令系统结构要求所有指令长度必须是8的整数倍。
- 2) 与使用定长指令集编码相比，当采用变长指令集编码时，该程序能够少占用多少存储器空间？


[P153]02. 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址3种格式。

- 1) 设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？
- 2) 采用扩展操作码技术，二地址指令最多有几种？
- 3) 采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

[P153]03. 在一个36位长的指令系统中，设计一个扩展操作码，使之能表示下列指令：

- 1) 7条具有两个15位地址和一个3位地址的指令。
- 2) 500条具有一个15位地址和一个3位地址的指令。
- 3) 50条无地址指令。

[P164]01. 某机的机器字长为16位，主存按字编址，指令格式如下：



其中，D为位移量；X为寻址特征位。

X=00：直接寻址。

X=01：用变址寄存器X1进行变址。

X=10：用变址寄存器X2进行变址。

X=11：相对寻址。

设(PC)=1234H, (X1)=0037H, (X2)=1122H (H代表十六位进制数)，请确定下列指令的有效地址：

- ① 4420H ② 2244H ③ 1322H ④ 3521H ⑤ 6723H

[P164]02. 某计算机字长16位，标志寄存器**FLAGS**中的**ZF**、**SF**和**OF**分别是零标志、符号标志和溢出标志，采用双字节字长指令字。假定**bgt**（大于零转移）指令的第一个字节指明操作码和寻址方式，第二个字节为偏移地址**Imm8**，用补码表示。指令功能是：

若 $(ZF + (SF \oplus OF) = 0)$ ，则 $PC = PC + 2 + Imm8 \times 2$ ；否则， $PC = PC + 2$ 。

请回答下列问题：

- 1) 该计算机的编址单位是多少？
- 2) **bgt** 指令执行的是有符号整数比较，还是无符号整数比较？
- 3) 偏移地址 **Imm8** 的含义是什么？转移目标地址的范围是什么？

[P164]03.【2010统考真题】某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下：



转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见下表。


Ms/Md	寻址方式	助 记 符	含 义
000B	寄存器直接	Rn	操作数 = (Rn)
001B	寄存器间接	(Rn)	操作数 = ((Rn))
010B	寄存器间接、自增	(Rn) +	操作数 = ((Rn)), (Rn) + 1 → Rn
011B	相对	D(Rn)	转移目标地址 = (PC) + (Rn)

注：(X)表示存储器地址 X 或寄存器 X 的内容。

回答下列问题：


- 1) 该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？
- 2) 转移指令的目标地址范围是多少？
- 3) 若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，5678H中的内容为1234H，则汇编语句“add(R4), (R5)+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？

[P165]04. 【2013统考真题】某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如下：




其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为1时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移。例如，若C=1，Z=0，N=1，则需检测CF和NF的值，当CF=1或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为 $(PC) + 2 + 2 \times \text{OFFSET}$ ；顺序执行时，下一条指令地址为 $(PC) + 2$ 。请回答下列问题：

- 1) 该计算机存储器是按字节编址还是按字编址？该条件转移指令向后（反向）最多可转移多少条指令？
- 2) 某条件转移指令的地址为200CH，指令内容如下图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。



- 3) 实现“无符号数比较小于或等于时转移”功能的指令中，C、Z和N应各是什么？
- 4) 以下是该指令对应的数据通路示意图，要求给出图中部件①～③的名称或功能说明。



[P165]05. 【2021统考真题】假定计算机M字长为16位，按字节编址，连接CPU和主存的系统总线中地址线为20位、数据线为8位，采用16位定长指令字，指令格式及说明如下：

格式	6 位	2 位	2 位	2 位	4 位	指令功能或指令类型说明
R 型	000000	rs	rt	rd	op1	$R[rd] \leftarrow R[rs] \text{ op1 } R[rt]$
I 型	op2	rs	rt	imm		含ALU运算、条件转移和访存操作3类指令
J 型	op3	target				PC 的低 10 位 $\leftarrow$ target

其中，op1~op3为操作码，rs,rt和rd为通用寄存器编号， $R[r]$ 表示寄存器r的内容，imm为立即数，target为转移目标的形式地址。请回答下列问题。

- 1) ALU的宽度是多少位？可寻址主存空间大小为多少字节？指令寄存器、主存地址寄存器（MAR）和主存数据寄存器（MDR）分别应有多少位？
- 2) R型格式最多可定义多少种操作？I型和J型格式总共最多可定义多少种操作？通用寄存器最多有多少个？
- 3) 假定op1为0010和0011时，分别表示有符号整数减法和有符号整数乘法指令，则指令01B2H的功能是什么（参考上述指令功能说明的格式进行描述）？若1,2,3号通用寄存器当前内容分别为B052H,0008H,0020H，则分别执行指令01B2H和01B3H后，3号通用寄存器内容各是什么？各自结果是否溢出？
- 4) 若采用I型格式的访存指令中imm（偏移量）为有符号整数，则地址计算时应对imm进行零扩展还是符号扩展？
- 5) 无条件转移指令可以采用上述哪种指令格式？

[P183]01. 【2017统考真题】在按字节编址的计算机M上，f1的部分源程序（阴影部分）如下。将f1中的int都改成float，可得到计算 $f(n)$ 的另一个函数f2。

```
int f1(unsigned n) {
    int sum = 1, power = 1;
    for (unsigned i = 0; i <= n - 1; i++) {
        power *= 2;
        sum += power;
    }
    return sum;
}
```

对应的机器级代码（包括指令的虚拟地址）如下：

	int f1(unsigned n)	
1	00401020 55	push ebp
	...	...
	for(unsigned i=0; i<= n-1; i++)	
	...	...
20	0040105E 39 4D F4	cmp dword ptr [ebp-0Ch],ecx
	...	...
	{ power *= 2;	
	...	...
23	00401066 D1 E2	shl edx,1
	...	...
	return sum;	
	...	...
35	0040107F C3	ret

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令。

1) 计算机M是RISC还是CISC? 为什么?

2) f1的机器指令代码共占多少字节? 要求给出计算过程。

3) 第20条指令cmp通过i减n-1实现对i和n-1的比较。执行f1(0)的过程中，当i=0时，cmp指令执行后，进位/借位标志CF的内容是什么? 要求给出计算过程。

4) 第23条指令shl通过左移操作实现了 $power*2$ 运算，在f2中能否用shl指令实现 $power*2$? 为什么?

[P183]02. 【2019统考真题】已知 $f(n) = n! = n \times (n-1) \times (n-2) \times \cdots \times 2 \times 1$ ，计算 $f(n)$ 的C语言函数f1的源程序（阴影部分）及其在32位计算机M上的部分机器级代码如下：

```

int    f1(int n) {
1      00401000      55      push     ebp
      ...
      if (n > 1)
11     00401018      83 7D 08 01    cmp dword ptr [ebp+8], 1
12     0040101C      7E 17      jle f1+35h (00401035)
      return n*f1(n-1);
13     0040101E      8B 45 08      mov eax, dword ptr [ebp+8]
14     00401021      83 E8 01      sub eax, 1
15     00401024      50      push eax
16     00401025      E8 D6 FF FF FF call f1 (00401000)
      ...
19     00401030      0F AF C1      imul eax, ecx
20     00401033      EB 05      jmp f1+3Ah (0040103a)
      else return 1;
21     00401035      B8 01 00 00 00 mov eax, 1
}
      ...
26     00401040      3B EC      cmp ebp, esp
      ...
30     0040104A      C3      ret

```

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令，计算机M按字节编址，int型数据占32位。请回答下列问题：

- 1) 计算 $f(10)$ 需要调用函数f1多少次？执行哪条指令会递归调用f1？
- 2) 上述代码中，哪条指令是条件转移指令？哪几条指令一定会使程序转移执行？
- 3) 根据第16行的call指令，第17行指令的虚拟地址应是多少？已知第16行的call指令采用相对寻址方式，该指令中的偏移量应是多少（给出计算过程）？已知第16行的call指令的后4字节为偏移量，M是采用大端方式还是采用小端方式？
- 4) $f(13)=6227020800$ ，但 $f(13)$ 的返回值为1932053504，为什么两者不相等？要使 $f(13)$ 能返回正确的结果，应如何修改f(1)的源程序？
- 5) 第19行的imul指令（有符号整数乘）的功能是 $R[edx] \leftarrow R[edx] \times R[ecx]$ ，当乘法器输出的高、低32位乘积之间满足什么条件时，溢出标志OF=1？要使CPU在发生溢出时转异常处理，编译器应在imul指令后加一条什么指令？

[P184]03. 【2019统考真题】对于题02，若计算机M的主存地址为32位，采用分页存储管理方式，页大小为4KB，则第1行的push指令和第30行的ret指令是否在同一页中（说明理由）？若指令Cache有64行，采用4路组相联映射方式，主存块大小为64B，则32位主存地址中，哪几位表示块内地址？哪几位表示Cache组号？哪几位表示标记（tag）信息？读取第16行的call指令时，只可能在指令Cache的哪一组中命中（说明理由）？ []

[P184]04. 【2023统考真题】已知计算机M的字长为32位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址为32位，页大小为4KB。某C语言程序段在计算机M上的部分机器级代码如下，数组a的定义为“int a[24][64];”，每个机器级代码行中依次包含指令序号、虚拟地址、机器指令和汇编指令。

```

for ( i = 0; i < 24; i++ )
1  00401072    C7 45 F8 00 00 00 00    mov [ebp-8], 0
2  00401079    EB 09                    jmp 00401084h
3  0040107B    8B 55 F8                    mov eax, [ebp-8]
   ... ..      ... ..
7  00401088    7D 32                    jge 004010bch
   for ( j = 0; j < 64; j++ )
8  0040108A    C7 45 FC 00 00 00 00    mov [ebp-4], 0
   ... ..      ... ..
   a[i][j] = 10;
   ... ..      ... ..
19 004010AE    C7 84 82 00 20 42 00 0A 00 00 00  mov [ecx+edx*4+00422000h], 0Ah
20 ... ..      ... ..

```

请回答下列问题。


- 1) 第20条指令的虚拟地址是多少？
- 2) 已知第2条jmp和第7条jge都是转移指令，其操作码分别是EBH和7DH，转移目标地址分别为0040 1084H、0040 10BCH，这两条指令都采用什么寻址方式？给出第2条指令jmp的转移目标地址计算过程。
- 3) 已知第19条mov指令的功能为“a[i][j]←10”，其中ecx和edx为寄存器名，0042 2000H是数组a的首地址，指令中源操作数采用什么寻址方式？已知edx中存放的是变量j，ecx中存放的是什么？根据该指令的机器码判断M采用的是大端还是小端方式。
- 4) 第一次执行第19条指令时，取指令过程中是否会发生缺页异常？为什么？

[P185]05. 【2024统考真题】假定计算机M字长为32位，按字节编址，采用32位定长指令字，指令add、slli和lw的格式、编码和功能说明如图(a)所示。

指令	31	25	24	20	19	15	14	12	11	7	6	0	指令功能说明
add	0000000	rs2		rs1		000		rd		0110011			$R[rd] \leftarrow R[rs1] + R[rs2]$
slli	0000000	shamt		rs1		010		rd		0010011			$R[rd] \leftarrow R[rs1] \ll \text{shamt}$
lw	imm				rs1		010		rd		0000011		$R[rd] \leftarrow M[R[rs1] + \text{imm}]$

图(a)

其中， $R[x]$ 表示通用寄存器x的内容， $M[x]$ 表示地址为x的存储单元内容，shamt为移位位数，imm为补码表示的偏移量。图(b)给出了计算机M的部分数据通路及其控制信号（用带箭头虚线表示），其中A和B分别表示从通用寄存器rs1和rs2中读出的内容； $IR[31:20]$ 表示指令寄存器中的高12位；控制信号Ext为0、1时扩展器分别实现零扩展、符号扩展，ALUctr为000、001、010时ALU分别实现加、减、逻辑左移运算。请回答下列问题。



图(b)

- 1) 计算机M最多有多少个通用寄存器？为什么shamt字段占5位？
- 2) 执行add指令时，控制信号ALUbsrc的取值应是什么？若rs1和rs2寄存器内容分别是8765 4321H和9876 5432H，则add指令执行后，ALU输出端F、OF和CF的结果分别是什么？若该add指令处理的是无符号整数，则应根据哪个标志判断是否溢出？
- 3) 执行slli指令时，控制信号Ext的取值可以是0也可以是1，为什么？
- 4) 执行lw指令时，控制信号Ext、ALUctr的取值分别是什么？
- 5) 若一条指令的机器码是A040 A103H，则该指令一定是lw指令，为什么？若执行该指令时， $R[01H]=FFFF$ $A2D0H$ ，则所读取数据的存储地址是什么？

[P186]06. 【2024统考真题】对于题05中的计算机M，C语言程序P包含的语句“`sum+=a[i];`”在M中对应的指令序列S如下。

```

slli r4, r2, 2    //R[r4]+R[r2]<<2
add r4, r3, r4    //R[r4]+R[r3]+R[r4]
lw r5, 0(r4)      //R[r5]+M[R[r4]+0]
add r1, r1, r5    //R[r1]+R[r1]+R[r5]

```

已知变量*i*、*sum*和数组*a*都为*int*型，通用寄存器*r1*~*r5*的编号为01H~05H。请回答下列问题。

- 1) 根据指令序列S中每条指令的功能，写出存放数组*a*的首地址、变量*i*和*sum*的通用寄存器编号。
- 2) 已知M为小端方式计算机，采用页式存储管理方式，页大小为4KB。若执行到指令序列S中第1条指令时，*i*=5且*r1*和*r3*的内容分别为0000 1332H和0013 DFF0H，从地址0013 DFF0H开始的存储单元内容如下图所示，则执行“`sum+=a[i];`”语句后，*a[i]*的地址、*a[i]*和*sum*的机器数分别是什么（用十六进制表示）？*a[i]*所在页的页号是多少？此次执行中，数组*a*至少存放在几页中？

地址	0	1	2	3	4	5	6	7
0013 DFF0	FF	FF	FF	7C	70	FE	FF	FF
0013 DFF8	00	00	00	0C	3C	02	01	FF
0013 E000	F0	F1	00	00	DC	EC	FF	FF
0013 E008	FF	FF	01	02	00	00	01	02


- 3) 指令“`slli r4,r2,2`”的机器码是什么（用十六进制表示）？若数组*a*改为*short*类型，则指令序列S中*slli*指令的汇编形式应是什么？

[P186]09. 【2025 统考真题】现有C语言程序P的部分代码如下所示。假定运行程序P的计算机M字长为32位，按字节编址。假定P的部分机器级代码如图(a)所示，其中，R0~R4为通用寄存器，SEXT表示按符号扩展；M中补码除法器逻辑结构如图(b)所示。

```
int x, d[2048], i;
...
for (i = 0; i < 2048; i++)
    d[i] = d[i]/x;
...
```

```
...
//x 在 R2 中, i 在 R4 中
//数组 d 的首地址在 R3 中
mov  R1, (R3+R4*4)    // R1 ← d[i]
scov  R1              // {R0, R1} ← SEXT(R1)
idiv  R1, R2          // R1 ← {R0, R1}/R2
...
```

(a)




(b)

请回答下列问题。


- 1) 若执行图(a)中idiv指令的除运算时， $d[i]=0x87654321$ 、 $x=0xff$ ，则补码除法器中寄存器R、Q和Y的初始内容分别是什么（用十六进制表示）？图(b)中哪个部件包含计数器？在补码除法器执行过程中，由ALUop所控制的ALU运算有哪几种？
- 2) 假设idiv指令执行过程中会检测并触发除法异常，则执行idiv指令时，哪些情况下会发生除法异常（要求给出此时 $d[i]$ 和 x 的十六进制表示机器数）？发生除法异常时，在异常响应过程中CPU需要完成哪些操作？

[P215]01. 某计算机的数据通路结构如下图所示，写出实现 **ADD R1, (R2)** 的微操作序列（取指令及指令执行的过程，包括 **PC** 自增的过程）。




[P216]02. 设CPU内部结构如下图所示，此外还设有B、C、D、E、H、L六个寄存器（图中未画出），它们各自的输入端和输出端都与内部总线相通，并分别受控制信号控制（如Bin受寄存器B的输入控制；Bout受寄存器B的输出控制），假设ALU的结果直接送入寄存器Z。要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。

ADD B, C	$(B) + (C) \rightarrow B$
SUB ACC, H	$(ACC) - (H) \rightarrow ACC$




[P216]03. 设有如下图所示的单总线结构，分析指令 **ADD(R0), R1** [即实现 $((R0)) + (R1) \rightarrow (R0)$] 的指令流程和控制信号。




[P217]04. 右图是一个简化的CPU与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC）、一个状态寄存器和其他4个寄存器：存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、程序计数器（PC）和指令寄存器（IR），各部件及其之间的连线表示数据通路，箭头表示信息传递方向。

要求：

- 1) 请写出图中a、b、c、d四个寄存器的名称。
- 2) 简述图中取指令的数据通路。
- 3) 简述数据在运算器和主存之间进行存/取访问的数据通路（假设地址已在MAR中）。
- 4) 简述完成指令LDAX的数据通路（X为主存地址，LDA的功能为 $(X) \rightarrow ACC$ ）
- 5) 简述完成指令ADDY的数据通路（Y为主存地址，ADD的功能为 $(ACC) + (Y) \rightarrow ACC$ ）。
- 6) 简述完成指令STAZ的数据通路（Z为主存地址，STA的功能为 $(ACC) \rightarrow Z$ ）。



[P217]05. 某机主要功能部件如下图所示，其中M为主存，MDR为存储器数据寄存器，MAR为存储器地址寄存器，IR为指令寄存器，PC为程序计数器（并假设当前指令地址在PC中），R0~R3为通用寄存器，C、D为暂存器。




1) 请补充各部件之间的主要连接线（总线自己画），并注明数据流动方向。


2) 画出“**ADD(R1), (R2)+**”指令周期流程图，该指令的含义是进行求和运算，源操作数地址在R1中，目的操作数寻址方式为自增型寄存器间接寻址方式（先取地址后加1），并将相加结果写回R2寄存器。

[P218]06. 已知单总线计算机结构如下图所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。假设指令地址已存在于PC中，请给出ADD X,D指令周期信息流程和相应的控制信号。说明：

- 1) ADD X,D指令字中，X为变址寄存器XR，D为形式地址，指令的功能是将变址寻址得到的操作数和ACC中的操作数相加，结果送回ACC。
- 2) 寄存器的输入/输出均采用控制信号控制，如 PC_i 表示PC的输入控制信号， MDR_0 表示MDR的输出控制信号。
- 3) 凡需要经过总线的传送，都需要注明，如 $(PC) \rightarrow MAR$ ，相应的控制信号为 PC_0 和 MAR_i



[P218]07. 【2009统考真题】某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示。图中所有控制信号为1时表示有效，为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1),R0”的功能为 $(R0) + ((R1)) \rightarrow (R1)$ ，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。




下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时 钟	功 能	有效控制信号
C1	$MAR \leftarrow (PC)$	PCout, MARin
C2	$MDR \leftarrow M(MAR)$ $PC \leftarrow (PC) + 1$	MemR, MDRinE PC + 1
C3	$IR \leftarrow (MDR)$	MDRout, IRin
C4	指令译码	无


[P219]08. 【2015统考真题】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂寄存器；SR为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）三种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）七种操作，控制信号为ALUp。

回答下列问题：


- 1) 图中哪些寄存器是程序员可见的？为何要设置暂寄存器T？
- 2) 控制信号ALUp和SRop的位数至少各是多少？
- 3) 控制信号SRout所控制部件的名称或作用是什么？
- 4) 端点①~⑨中，哪些端点须连接到控制部件的输出端？
- 5) 为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。
- 6) 为什么二路选择器MUX的一个输入端是2？



[P219]09. 【2015 统考真题】上题中描述的计算机，某部分指令执行过程的控制信号如下所示。



该机指令格式如下图所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0,1,2和3。



回答下列问题：

1) 该机的指令系统最多可定义多少条指令？

2) 假定inc、shl和sub指令的操作码分别为01H、02H和03H，则以下指令对应的机器代码各是什么？

① inc R1 ; (R1)+1→R1

② shl R2,R1 ; (R1)<<1→R2


③ sub R3,(R1),R2 ; ((R1))-(R2)→R3

3) 假设寄存器X的输入和输出控制信号分别为Xin和Xout，其值为1表示有效，为0表示无效（如PCout=1表示PC内容送总线）；存储器控制信号为MEMop，用于控制存储器的读（read）和写（write）操作。写出本题第一幅图中标号①~⑧处的控制信号或控制信号的取值。

4) 指令“sub R1,R3,(R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期？

[P220]10. 【2022统考真题】某CPU中部分数据通路如下图所示，其中，GPRs为通用寄存器组；FR为标志寄存器，用于存放ALU产生的标志信息；带箭头虚线表示控制信号，如控制信号Read、Write分别表示主存读、主存写，MDRin表示内部总线上的数据写入MDR，MDRout表示MDR的内容送给内部总线。

请回答下列问题。



- 1) 设ALU的输入端A、B及输出端F的最高位分别为 A_{15} 、 B_{15} 及 F_{15} ，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为 A_{15} 、 B_{15} 及 F_{15} 。
- 2) 为什么要设置暂存器Y和Z？
- 3) 若GPRs的输入端rs、rd分别为所读、写的通用寄存器的编号，则GPRs中最多有多少个通用寄存器？rs和rd来自图中的哪个寄存器？已知GPRs内部有一个地址译码器和一个多路选择器，rd应连接地址译码器还是多路选择器？
- 4) 取指令阶段（不考虑PC增量操作）的控制信号序列是什么？若从发出主存读指令到主存读出数据并传送到MDR共需5个时钟周期，则取指令阶段至少需要几个时钟周期？
- 5) 图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？

[P237]01. 若某机主频为200MHz，每个指令周期平均为2.5个CPU周期，每个CPU周期平均包括2个主频周期，问：

1) 该机平均指令执行速度为多少MIPS?

2) 若主频不变，但每条指令平均包括5个CPU周期，每个CPU周期又包含4个主频周期，平均指令执行速度又为多少MIPS?

3) 由此可得出什么结论?


[P237]02. 某机有80条指令，平均每条指令由4条微指令组成（包含取指微指令），其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器CM容量。

[P237]03. 某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的后继地址字段给出。已知机器共有28个微命令，6个互斥的可判定的外部条件，控制存储器的容量为 512×40 位。试设计其微指令的格式，并说明理由。

[P237]04. 某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5、8、2、15、22个微命令。已知可判定的外部条件有两个，微指令字长28位。

- 1) 按水平型微指令格式设计微指令，要求微指令的后继地址字段直接给出后继微指令地址。
- 2) 指出控制存储器的容量。

[P238]05. 设CPU中各部件及其相互连接关系如下图所示，其中W是写控制标志；R是读控制标志；R1、R2是暂寄存器。



- 1) 写出指令 **ADD#*a*** (**#**为立即寻址特征，隐含的操作数在**ACC**寄存器中) 在执行阶段所完成的微操作命令及节拍安排。
- 2) 假设要求在取指周期实现 $(PC)+1 \rightarrow PC$ ，且由**ALU**完成此操作 (**ALU**能对它的一个源操作数完成加1运算)。以最少的节拍写出取指周期全部微操作命令及节拍安排。

[P259]01.【2012统考真题】某16位计算机中，有符号整数用补码表示，数据Cache和指令Cache分离。下表给出了指令系统中的部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，(x)表示寄存器x或存储单元x的内容。

表指令系统中部分指令格式		
名 称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs) + (Rd)→Rd
算术/逻辑左移	SHL Rd	2*(Rd)→Rd
算术右移	SHR Rd	(Rd)/2→Rd
取数指令	Load Rd, mem	(mem)→Rd
存数指令	Store Rs, mem	(Rs)→mem

该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，未采用转发技术处理数据相关，且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

- 1) 若int型变量x的值为-513，存放在寄存器R1中，则执行“SHR R1”后，R1中的内容是多少（用十六进制表示）？
- 2) 若在某个时间段中，有连续的4条指令进入流水线，在其执行过程中未发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？
- 3) 若高级语言程序中某赋值语句为x=a+b，x、a和b均为int型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流中的执行过程如下所示。

```

I1 LOAD R1, [a]
I2 LOAD R2, [b]
I3 ADD R1, R2
I4 STORE R2, [x]
```

指 令	时 钟													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I ₁	IF	ID	EX	M	WB									
I ₂		IF	ID	EX	M	WB								
I ₃			IF				ID	EX	M	WB				
I ₄							IF				ID	EX	M	WB

则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么？

- 4) 若高级语言程序中某赋值语句为x=x×2+a，x和a均为unsignedint类型的变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

[P260]02. 【2014统考真题】某程序中有循环代码段

P: “for(int i=0;i<N;i++)sum+=A[i];”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P的起始地址为0804 8100H，对应的汇编代码和机器代码如下表所示。

编 号	地 址	机器代码	汇编代码	注 释
1	08048100H	00022080H	loop: sll R4, R2, 2	(R2) << 2 → R4
2	08048104H	00083020H	add R4, R4, R3	(R4) + (R3) → R4
3	08048108H	8C850000H	load R5, 0(R4)	((R4) + 0) → R5
4	0804810CH	00250820H	add R1, R1, R5	(R1) + (R5) → R1
5	08048110H	20420001H	add R2, R2, 1	(R2) + 1 → R2
6	08048114H	1446FFFAH	bne R2, R6, loop	if(R2) ≠ (R6) goto loop

执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：

31	26	25	21	20	16	15	0
OP	Rs				Rd	OFFSET	

OP为操作码；Rs和Rd为寄存器编号；OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。

- 1) M的存储器编址单位是什么？
- 2) 已知sll指令实现左移功能，数组A中每个元素占多少位？
- 3) 表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前PC内容为bne指令地址，通过分析表中指令地址和bne指令内容，推断bne指令的转移目标地址计算公式。
- 4) 若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？

[P260]03. 【2014 统考真题】假设对于上题中的计算机M和程序P的机器代码，M采用页式虚拟存储管理；P开始执行时， $(R1)=(R2)=0$ ， $(R6)=1000$ ，其机器代码已调入主存但不在Cache中；数组A未调入主存，且所有数组元素在同一页，并存储在磁盘的同一个扇区。请回答下列问题并说明理由。

1) P执行结束时，R2的内容是多少？

2) M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交换的块大小为32B，则其数据区的容量是多少？若仅考虑程序段P的执行，则指令Cache的命中率为多少？

3) P在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组A的访问，需要读磁盘和TLB至少各多少次？

[P280]01. 某总线的时钟频率为66MHz，在一个64位总线中，总线数据传输的周期是7个时钟周期传输6个字的数据块。

- 1) 总线的数据传输速率是多少？
- 2) 若不改变数据块的大小，而将时钟频率减半，这时总线的数据传输速率是多少？

[P280]02. 某总线支持二级Cache块传输方式，若每块6个字，每个字长4字节，时钟频率为100MHz。

- 1) 读操作时，第一个时钟周期接收地址，第二、三个为延时周期，另用4个周期传送一个块。读操作的总线传输速率为多少？
- 2) 写操作时，第一个时钟周期接收地址，第二个为延时周期，另用4个周期传送一个块，写操作的总线传输速率是多少？
- 3) 设在全部的传输中，70%的时间用于读，30%的时间用于写，该总线在本次传输中的平均传输速率是多少？

[P315]01. 在DMA方式下，主存和I/O设备之间有一条物理通路相连吗？ []

[P315]02. 假定某I/O设备向CPU传送信息的最高频率为4万次/秒，而相应中断处理程序的执行时间为 $40\mu s$ ，则该I/O设备是否可采用中断方式工作？为什么？

[P315]03. 在程序查询方式的输入/输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输速率为 2×2^{20} B/s。求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？

[P315]04. 设某计算机有4个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如下表所示。

中 断 源	屏 蔽 字			
	1	2	3	4
1	1	1	0	1
2	0	1	0	0
3	1	1	1	1
4	0	1	0	1

- 1) 给出上述4个中断源的中断处理次序。
- 2) 若4个中断源同时有中断请求，画出CPU执行程序的轨迹。

[P315]05. 一个DMA接口可采用周期窃取方式把字符（字节）传送到存储器，它支持的最大批量为400B。若存储周期为 $0.2\mu s$ ，每处理一次中断需 $5\mu s$ ，现有的字符设备的传输速率为9600b/s。假设字符之间的传输是无间隙的，试问DMA方式每秒因数据传输占用处理器多少时间？若完全采用中断方式，又需占处理器多少时间（忽略预处理所需时间）？ []

[P315]06. 假设磁盘传输数据以32位的字为单位，传输速率为1MB/s，CPU的时钟频率为50MHz。回答以下问题：

- 1) 采取程序查询方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率（假设进行足够的查询以避免数据丢失）。
- 2) 采用中断方式进行控制，每次传输的开销（包括中断处理）为80个时钟周期。求CPU为传输硬盘所花费的时间比率。
- 3) 采用DMA的方式，假定DMA的启动需要1000个时钟周期，DMA完成后处理需要500个时钟周期。若平均传输的数据长度为4KB（此处K=1000），试问硬盘工作时CPU将用多少时间比率进行输入/输出操作？忽略DMA申请总线的影响。

[P315]07. 【2009统考真题】某计算机的CPU主频为500MHz，CPI为5（执行每条指令平均需5个时钟周期）。假定某外设的数据传输速率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。回答下列问题，要求给出计算过程。

- 1) 在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
- 2) 当该外设的数据传输速率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少（假设DMA与CPU之间没有访存冲突）？


[P316]08.【2012统考真题】假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。回答下列问题。

- 1) 该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？
- 2) 假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？
- 3) CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？
- 4) 为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？

[P316]09. 【2016统考真题】假定CPU主频为50MHz，CPI为4。设备D采用异步串行通信方式向主机传送7位ASCII码字符，通信规程中有1位奇校验位和1位停止位，从D接收启动命令到字符送入I/O端口需要0.5ms。回答下列问题，要求说明理由。

1) 每传送一个字符，在异步串行通信线上共需传输多少位？在设备D持续工作过程中，每秒最多可向I/O端口送入多少个字符？

2) 设备D采用中断方式进行输入/输出，示意图如下所示：



I/O端口每收到一个字符申请一次中断，中断响应需10个时钟周期，中断服务程序共有20条指令，其中第15条指令启动D工作。若CPU需从D读取1000个字符，则完成这一任务所需时间大约是多少个时钟周期？CPU用于完成这一任务的时间大约是多少个时钟周期？在中断响应阶段CPU进行了哪些操作？

[P316]10. 【2018统考真题】假定计算机的主频为500MHz，CPI为4。现有设备A和B，其数据传输速率分别为2MB/s和40MB/s，对应I/O接口中各有一个32位数据缓冲寄存器。回答下列问题，要求给出计算过程。

- 1) 若设备A采用定时查询I/O方式，每次输入/输出都至少执行10条指令。设备A最多间隔多长时间查询一次才能不丢失数据？CPU用于设备A输入/输出的时间占CPU总时间的百分比至少是多少？
- 2) 在中断I/O方式下，若每次中断响应和中断处理的总时钟周期数至少为400，则设备B能否采用中断I/O方式？为什么？
- 3) 若设备B采用DMA方式，每次DMA传送的数据块大小为1000B，CPU用于DMA预处理和后处理的总时钟周期数为500，则CPU用于设备B输入/输出的时间占CPU总时间的百分比最多是多少？

[P317]11. 【2022统考真题】假设某磁盘驱动器中有4个双面盘片，每个盘面有20000个磁道，每个磁道有500个扇区，每个扇区可记录512字节的数据，盘片转速为7200rpm（转/分），平均寻道时间为5ms。请回答下列问题。

- 1) 每个扇区包含数据及其地址信息，地址信息分为3个字段。这3个字段的名称各是什么？对于该磁盘，各字段至少占多少位？
- 2) 一个扇区的平均访问时间约为多少？
- 3) 若采用周期挪用DMA方式进行磁盘与主机之间的数据传送，磁盘控制器中的数据缓冲区大小为64位，则在一个扇区的读/写过程中，DMA控制器向CPU发送了多少次总线请求？若CPU检测到DMA控制器的总线请求信号时也需要访问主存，则DMA控制器是否可以获得总线使用权？为什么？