Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



3BiT

3 лабораторної роботи №2

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

Варіант 3

Виконав: ст. гр. КІ-21

Патрило Ю.А.

Прийняв:

Козак Н.Б.

Мета роботи:

На базі стенда реалізувати цифровий автомат світлових ефектів згідно заданих вимог.

Етапи роботи:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файал та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

Варіант виконання роботи: 3

Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	1	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0
2	0	0	1	1	0	0	0	0
3	0	0	0	1	1	0	0	0
4	0	0	0	0	1	1	0	0
5	0	0	0	0	0	1	1	0
6	0	0	0	0	0	0	1	1
7	0	0	0	0	0	0	0	1

Табл.1.1 Вихідні сигнали для кожного стану..

- Пристрій повинен використовувати тактовий сигнал 12MHz від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Elbert V2 Spartan3A FPGA. Тактовий сигнал заведено на вхід LOC = P129 FPGA.
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
 - Інтерфейс пристрою повинен мати однорозрядний вхід (SPEED):
 - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - \circ Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 4 РАЗИ ВИЩОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/SPEED використати будь які з PUSH BUTTON кнопок.

Виконання роботи:

1) Логіку переходів реалізувати з використанням мови опису апаратних засобів.

Мінімізовані функції наступних станів автомата:

```
NEXT\_STATE(0) = not(CURR\_STATE(0));
```

NEXT_STATE(1) = ((not(MODE) and not(CURR_STATE(1)) and CURR_STATE(0)) or (not(MODE) and CURR_STATE(1) and not(CURR_STATE(0))) or (MODE and not(CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(1) and CURR_STATE(0)));

NEXT_STATE(2) <= ((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or (CURR_STATE(2) and CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(2) and CURR_STATE(0)) or (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1) and CURR_STATE(0)) or (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0))));

VHDL опис логіки переходів

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
                    tity TRANSITION_LOGIC is

Port (CURR_STATE : in std_logic_vector(2 downto 0);

MODE : in std_logic;

NEXT_STATE : out std_logic_vector(2 downto 0)
           end TRANSITION_LOGIC;
10
11
12
13
14
15
16
17
18
19
20
21
22
            architecture TRANSITION_LOGIC_ARCH of TRANSITION_LOGIC is
                    NEXT_STATE(0) <= (not(CURR_STATE(0))) after 1 ns;

NEXT_STATE(1) <= (((not(MODE) and not(CURR_STATE(1)) and CURR_STATE(0)) or (not(MODE) and CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(1)) and not(CURR_STATE(0))) or (MODE and CURR_STATE(1) and CURR_STATE(0))) after 1 ns;

NEXT_STATE(2) <= (((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or (CURR_STATE(2)) and CURR_STATE(1) and not(CURR_STATE(0))) or (MODE and CURR_STATE(2) and CURR_STATE(0)) or (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1)) and cURR_STATE(0)) or (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0)))) after 1 ns;
                    NEXT_STATE(2) <= (
         end TRANSITION_LOGIC_ARCH;
```

2) Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL.

Логічні вирази для вихідних сигналів:

```
OUT BUS(0) = not(IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0));
OUT_BUS(1) = not(IN_BUS(2)) and not(IN_BUS(1));
OUT_BUS(2) = (not(IN_BUS(2))) and not(IN_BUS(1)) and IN_BUS(0)) or
(not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0)));
OUT_BUS(3) = not(IN_BUS(2)) and IN_BUS(1);
OUT_BUS(4) = (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0)) or (IN_BUS(2))
and not(IN_BUS(1)) and not(IN_BUS(0)));
OUT BUS(5) = IN BUS(2) and not(IN BUS(1));
OUT_BUS(6) = (IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0) or (IN_BUS(2))
and IN_BUS(1) and not(IN_BUS(0)));
OUT_BUS(7) = IN_BUS(2) and IN_BUS(1);
```

VHDL onuc вихідних сигналів

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 entity OUTPUT_LOGIC is
                                                                        std_logic_vector(2 downto 0);
ut std_logic_vector(7 downto 0)
          Port ( IN_BUS : in sto
OUT_BUS : out
 end OUTPUT_LOGIC;
 architecture OUTPUT_LOGIC_ARCH of OUTPUT_LOGIC is
         Jun 2017 BUS(0) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0))) after lns;

OUT_BUS(1) <= (not(IN_BUS(2)) and not(IN_BUS(1))) after lns;

OUT_BUS(2) <= ((not(IN_BUS(2)) and not(IN_BUS(1))) after lns;

OUT_BUS(3) <= (not(IN_BUS(2)) and IN_BUS(1)) after lns;

OUT_BUS(4) <= ((not(IN_BUS(2))) and IN_BUS(1)) after lns;


OUT_BUS(5) <= ((IN_BUS(2))) and IN_BUS(1)) after lns;

OUT_BUS(6) <= ((IN_BUS(2))) and not(IN_BUS(1))) after lns;


OUT_BUS(6) <= ((IN_BUS(2))) and not(IN_BUS(1)) after lns;
```

3) Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.

Згенеровані схематичні символи




4) Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам ять станів в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам ять станів реалізувати за допомогою графічних компонентів з бібліотеки.




Моделювання роботи окремих частин автомата та автомата вцілому за допомогою симулятора ISim:

Результати симуляції логіки переходів в ISim



Результати симуляції логіки вихідних сигналів в ISim




Результати симуляції автомата (MODE = 0, RESET = 0)




Результати симуляції автомата (MODE = 1, RESET = 0)




Результати симуляції автомата (MODE = 0, RESET = 1)




Результати симуляції автомата (MODE = 1, RESET = 1)




Pезультати симуляції фінальної схеми (MODE = 0, SPEED = 0, RESET = 0)




Pезультати симуляції фінальної схеми (MODE = 1, SPEED = 0, RESET = 0)




Pезультати симуляції фінальної схеми (MODE = 0, SPEED = 1, RESET = 0)




Pезультати симуляції фінальної схеми (MODE = 1, SPEED = 1, RESET = 0)




Pезультати симуляції фінальної схеми (MODE = 0, SPEED = 0, RESET = 1)




Результати симуляції фінальної схеми (MODE = 1, SPEED = 0, RESET = 1)



Результати симуляції фінальної схеми (MODE = 0, SPEED = 1, RESET = 1)



Результати симуляції фінальної схеми (MODE = 1, SPEED = 1, RESET = 1)



TEST BENCH:

```
LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

USE ieee.numeric_std.ALL;

LIBRARY UNISIM;

USE UNISIM.Vcomponents.ALL;

ENTITY TOP_SCHEME_TOP_SCHEME_sch_tb IS

END TOP_SCHEME_TOP_SCHEME_sch_tb;

ARCHITECTURE behavioral OF TOP_SCHEME_TOP_SCHEME_sch_tb IS

COMPONENT TOP_SCHEME

PORT( CLOCK : IN STD_LOGIC;

RESET : IN STD_LOGIC;

OUTPUT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);

MODE : IN STD_LOGIC);

END COMPONENT;
```


```
SIGNAL CLOCK : STD_LOGIC := '0';
 SIGNAL RESET: STD LOGIC;
 SIGNAL SPEED: STD LOGIC;
 SIGNAL OUTPUT: STD LOGIC VECTOR (7 DOWNTO 0);
 SIGNAL MODE : STD_LOGIC;
BEGIN
 CLOCK <= not CLOCK after 83ns;
 UUT: TOP SCHEME PORT MAP(
  CLOCK => CLOCK,
  RESET => RESET,
  SPEED => SPEED,
  OUTPUT => OUTPUT,
  MODE => MODE
 );
-- *** Test Bench - User Defined Section ***
 tb: PROCESS
 BEGIN
  MODE <= '0';
  SPEED <= '0';
  RESET <= '1', '0' after 200ms;
  wait until RESET = '0';
  assert OUTPUT = "00000011";
  wait for 696255us;
  assert OUTPUT = "00000110";
  wait for 1392509us;
  assert OUTPUT = "00001100";
  wait for 1392509us;
  assert OUTPUT = "00011000";
  wait for 1392509us;
  assert OUTPUT = "00110000";
  wait for 1392509us;
  assert OUTPUT = "01100000";
  wait for 1392509us;
  assert OUTPUT = "11000000";
  wait for 1392509us;
  assert OUTPUT = "10000000";
  wait for 1392509us;
  SPEED <= '1';
  MODE <= '1';
  RESET <= '1', '0' after 1ms;
  wait until RESET = '0';
  assert OUTPUT = "00000011";
  wait for 175065us;
  assert OUTPUT = "10000000";
  wait for 348149us;
```

```
assert OUTPUT = "11000000";
wait for 348149us;
assert OUTPUT = "01100000";
wait for 348149us;
assert OUTPUT = "00110000";
wait for 348149us;
assert OUTPUT = "00011000";
wait for 348149us;
assert OUTPUT = "00001100";
wait for 348149us;
assert OUTPUT = "00000110";
wait for 348149us;
MODE <= '0';
SPEED <= '1';
RESET <= '1', '0' after 1ms;
wait until RESET = '0';
assert OUTPUT = "00000011";
wait for 175065us;
assert OUTPUT = "10000000";
wait for 348149us;
assert OUTPUT = "11000000";
wait for 348149us;
assert OUTPUT = "01100000";
wait for 348149us;
assert OUTPUT = "00110000";
wait for 348149us;
assert OUTPUT = "00011000";
wait for 348149us;
assert OUTPUT = "00001100";
wait for 348149us;
assert OUTPUT = "00000110";
wait for 348149us;
MODE <= '1';
SPEED <= '0';
RESET <= '1', '0' after 1ms;
wait until RESET = '0';
assert OUTPUT = "00000011";
wait for 696255us;
assert OUTPUT = "00000110";
wait for 1392509us;
assert OUTPUT = "00001100";
wait for 1392509us;
assert OUTPUT = "00011000";
wait for 1392509us;
assert OUTPUT = "00110000";
wait for 1392509us;
assert OUTPUT = "01100000";
```


```
wait for 1392509us;
assert OUTPUT = "11000000";
wait for 1392509us;
assert OUTPUT = "10000000";
wait for 1392509us;

MODE <= '0';
SPEED <= '0';
RESET <= '1', '0' after 1ms;
wait until RESET = '0';
END PROCESS;
...-- *** End Test Bench - User Defined Section ***</pre>
```

END;




Результати TEST BENCH



6) Інтегрувати створений автомат зі стендом Elbert V2 – Spartan3A FPGA. Додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.

Автомат світлових сигналів та подільник тактового сигналу:



Призначення фізичних входів та виходів

Висновок: в ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.