Міністерство освіти та науки України Національний університет «Львівська політехніка» Кафедра ЕОМ



3BIT

До лабораторної роботи №1 з дисципліни МОДЕЛЮВАННЯ КОМП'ЮТЕРНИХ СИСТЕМ **ЛАБОРАТОРНА РОБОТА № 1**

«Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA» **Варіант-21**

Виконав: ст. гр. КІ-201 Патрило Ю.А. Прийняв: Козак Н.Б.

Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віт файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Варіант виконання роботи:

Мій номер в списку — 19. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

Табл.1.1. Вхідні та вихідні сигнали.

in_2	in_1	in_0	out_0	out_1	out_2	out_3
0	0	0	1	1	0	0
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	1	0	0	0	1

Виконання роботи:

OUT_0

	$\overline{\overline{C}}$	С	
$\overline{A}.\overline{B}$	1	1	
\overline{A} .B	0	1	
A.B	0	0	
$A.\overline{B}$	0	1	

OUT_1

OUT_2

 A.B
 0
 1

 A.B
 0
 0

 A.B
 0
 0

 A.B
 0
 0

 A.B
 0
 0

OUT_3

Реалізована схема:







Рис 1.2. Файл з призначенням фізичних входів та виходів для сигналів.




Порівняння сигналів:



in_2	in_1	in_0	out_0	out_1	out_2	out_3
0	1	0	0	0	0	0
						,000,003 ps
Name	Va	lue	1,000,0	01.ps	1,000,002 ps	1,000,0
I™ INTO	0	-				
☐ IN_1	1					
1₽ IN_2	0					
୍ଲା out_o	0					
୍ଲା out_1	0					
୍ଲ OUT_2	0					
1 <mark>₀</mark> ουτ_3	0					





Puc 1.4.1 – 1.4.8. Порівняння сигналів з Табл.1.1 та симуляції ІЅіт.

Висновок:

В ході виконання цієї лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В цьому середовищі я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ISim та порівняв вихідні сигнали з таблицею істиності. Також я ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.