Nome: Yuri L. M. Lanzini Matrícula: 2221100006

# Vídeo 1 - Introdução a Verilog - Visão geral

Nesse vídeo ele fala sobre três temas:

## O que é Verilog?

- É uma linguagem de descrição de Hardware. Essa ferramenta suporta a projeção, verificação e implementação de projetos analógicos, digitais e híbridos em vários níveis de abstração.

## Síntese X Simulação

A linguagem verilog ela serve tanto para gerar os circuitos reais que seriam uma etapa de síntese através de um modelo verilog, por exemplo fpga um compilador de síntese que pode gerar um Netlist que eventualmente pode virar um circuito. Quanto também possibilita a questão da simulação e isso é uma funcionalidade muito poderosa já que por simulação a gente consegue testar diversos cenários de uma forma bem mais rápida e bem mais barato.

#### **Behaviour X Structural**

- Behavior Descreve somente as funcionalidades entrada/saída. A estrutura interna fica a cargo da ferramenta de síntese.
- Structural Define as funcionalidades e estruturas internas dos circuitos. Estruturas de hardware são especificadas explicitamente.

## Vídeo 2 - Introdução a Verilog - Módulos

Nesse vídeo ele fala sobre os módulos que são as unidades construtivas da linguagem verilog, cada modulo terá um conjunto de entradas, uma lógica de processamento dessas entradas e um conjunto de saídas com os resultados.

## Declaração dos módulos

Os modulos verilog seguem sempre a mesma estrutura começam com a palavra chave módulo e terminam com endmodule, logo depois da palavra chave vem o nome do determinado módulo e a sua lista de portas de entrada e saída ou bidirecional, cada porta pode ser três tipos: input, output, inout.

## **Data Types**

Net- Representa conexoes físicas entre componentes.

Variable – Elemento para armazenamento temporário de dados.

# Arrays

Declaração de Arrays:

- <DataType> [a:b] nome [c:d]

### Atribuições

Atrib. Contínua(assing)

-É sempre ativa.

Atrib. Procedural (always)

- Ativa de acordo com a lista de sensibilidade.

#### Blocking

- Executada linha a linha, na sequência.

Nonblocking

- O lado direito de todas as atribuições são avaliados no mesmo instante

## **Constantes Numéricas**

<tamanho(quant. de BITs)>'<base numérica><valor da constante>

# Vídeo 3 - Introdução a Verilog - Instanciação

## Instanciação de Módulos

- Sempre instanciar pelo nome das portas.

```
<"tipo_do_modulo>
<nome_da_Instância>
(.nome_da porta1(fio1_conectado),
.nome_da porta2(fio2_conectado),...,
.nome_da portan(fion_conectado));
```

- A ordem das portas não importa.

# Vídeo 4 - Introdução a Verilog - Operadores

Nesse vídeo ele mostra e explica os operadores e o controle de fluxo segue abaixo as imagens com a funcionalidade e exemplos:

## **Operadores**









## Controle de Fluxo



# Vídeo 5 - Introdução a Verilog - Primeiro projeto Quartus II

Nesse vídeo ele ensina a baixar o Quartus II, fazer as configurações iniciais, utiliza a placa Altera DE2 e passa três exemplos.

# Vídeo 6 - Simulação no Quartus II — Modelsim

Nesse vídeo ele ensina como simular em verilog utilizando a ferramenta Modelsim no Quartus II, utiliza um módulo de Mux 4x1.