## Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»



Кафедра ЕОМ
З лабораторної роботи № 1
З дисципліни « МОДЕЛЮВАННЯ КОМПЮТЕРНИХ СИСТЕМ »
На тему: « Поведінковий опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan 3A FPGA»
Варіант 4

Виконав: студент гр. КІ-201

Панасевич Ю. В.


Прийняв: Козак Н. Б. Мета: на базі стенда реалізувати цифровий автомат для обчислення виразу.

## Завдання:


1) На базі стенда реалізувати цифровий автомат для обчислення значення виразу дотримуючись наступних вимог:

BAPIAHT	ВИРАЗ	
4	((4 + OP1) xor OP2) - OP1	

2) Пристрій повинен бути ітераційним АЛП повинен виконувати за один такт одну операцію та реалізованим згідно наступної структурної схеми:



Малюнок 1 - Структурна схема автомата,



Малюнок 2 - граф станів блока керування.

## Виконання роботи:

1) Створюю новий файл **Mux.vhd** в якому реалізовую мультиплексор:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
View: 

Implementation 

Simulation
                                                                                                                  Σ
Hierarchy
Hierarchy

Lab_3

TopLevel (TopLevel.sch)

XLXI_1 - RAM_intf - RAM_arch (RAM.vhd)

XLXI_2 - CU_intf - CU_arch (CU.vhd)


XLXI_3 - ALU_intf - ALU_arch (ALU.vhd)

XLXI_5 - ACC_intf - ACC_arch (ACC.vhd)


XLXI_5 - INDICATOR_intf - INDICATOR_arch (Indicator.vhd)

XLXI_34 - Mux_intf - Mux_arch (Mux.vhd)


Constraint.ucf
                                                                                                                                      entity Mux intf is
port (DATA_IN : IN STD LOGIC VECTOR (7 downto 0);
IN SEL : IN STD LOGIC VECTOR (1 downto 0);
CONSTANT BUS : IN STD LOGIC VECTOR (7 downto 0);
RAM DATA_OUT_BUS : IN STD LOGIC VECTOR (7 downto 0);
IN SEL_OUT_BUS : OUT_STD_LOGIC_VECTOR (7 downto 0);
                                                                                                                  2
                                                                                                                  4
                                                                                                                              11
                                                                                                                  %
                                                                                                                                      end Mux_intf;
                                                                                                                  34
                                                                                                                                      architecture Mux_arch of Mux_intf is
                                                                                                                             15
16
                                                                                                                  0
                                                                                                                              17
18
                                                                                                                  0
                                                                                                                                       INSEL_A_MUX : process (DATA_IN, CONSTANT_BUS, RAM_DATA_OUT_BUS, IN_SEL)
                                                                                                                                               begin
if(IN_SEL = "00") then
IN_SEL_OUT_BUS <= DATA_IN;
elsif (IN_SEL = "01") then
IN_SEL_OUT_BUS <= RAM_DATA_OUT_BUS;
                                                                                                                              19
                                                                                                                              21
                                                                                                                              23
24
                                                                                                                                                     else
IN_SEL_OUT_BUS <= CONSTANT_BUS;
 No Processes Running
                                                                                                                              25
Processes: XLXI_34 - Mux_intf - Mux_arch
                                                                                                                                        end if;
end process INSEL A MUX;
Design Utilities
Create Schematic Symbol
View HDL Instantiation Template
Check Syntax
                                                                                                                                        end Mux arch;
                                                                                                                              29
```




2) Створюю файл **ACC.vhd**, в якому реалізовую регістр:



3) Створюю файл **ALU.vhd**, який реалізовує арифметико-логічний пристрій, що підтримує різні операції, а саме: «+», «-» та « хог»:






4) Визначивши множину станів та умови переходу пристрою керування (CU), необхідних для обчислення виразу, створюю новий файл CU.vhd, який реалізовує пристрій керування, згідно визначеного алгоритму:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 entity CU intf is
                      : IN STD_LOGIC;
5 port (CLOCK
         RESET
                        : IN STD_LOGIC;
                      : IN STD_LOGIC;
         ENTER_OP1
                     : IN STD_LOGIC;
: IN STD_LOGIC;
 8
         ENTER OP2
         CALCULATE
                        : OUT STD_LOGIC;
10
        RAM_WR
        RAM_ADDR_BUS : OUT SID_LOGIC_VECTOR (1 downto 0);
IN_SEL : OUT SID_LOGIC_VECTOR (1 downto 0);
ACC_WR : OUT SID_LOGIC;
12
13
         ACC RST : OUT STD_LOGIC;
OP_CODE_BUS : OUT STD_LOGIC_VECTOR (1 downto 0);
CONST : OUT STD_LOGIC_VECTOR (7 downto 0)
14
15
16
17
    end CU_intf;
18
19
20
    architecture CU_arch of CU_intf is
21
    signal const_bus : std_logic_vector (7 downto 0) := "00000100";
22
    type cu_state_type is (cu_rst, cu_idle, cu_load_opl, cu_load_op2, cu_run_calc0, cu_run_calc1, cu_run_calc2, cu_run_calc3, cu_finish);
23
   signal cu_cur_state : cu_state_type;
25 signal cu_next_state : cu_state_type;
26
27
    begin
28
     CONST <= const_bus;
29
     CU_SYNC_PROC: process (CLOCK)
30
        begin
          if (rising_edge(CLOCK)) then
  if (RESET = 'l') then
31
32
33
                  cu_cur_state <= cu_rst;
34
              else
35
                 cu_cur_state <= cu_next_state;
             end if;
36
37
          end if;
38
       end process;
39
      CUNEXT_STATE_DECODE: process (cu_cur_state, ENTER_OP1, ENTER_OP2, CALCULATE)
40
41
        begin
  43
             cu_next_state <= cu_cur_state;
  44
         case(cu cur state) is
  45
  46
          when cu_rst
  47
               cu_next_state <= cu_idle;
             when cu_idle =>
if (ENTER_OP1 = '1') then
  48
  49
                 cu_next_state <= cu_load_opl;
  50
             elsif (ENTER_OP2 = '1') then
  51
             cu_next_state <= cu_load_op2;
elsif (CALCULATE = '1') then</pre>
  53
                 cu_next_state <= cu_run_calc0;
  54
             else
  55
  56
                 cu_next_state <= cu_idle;
  57
               end if;
  58
           when cu_load_opl =>
               cu_next_state <= cu_idle;
  59
           when cu_load_op2 =>
  60
               cu_next_state <= cu_idle;
  61
  62
           when cu_run_calc0 =>
  63
               cu_next_state <= cu_run_calcl;
           when cu_run_calc1 =>
  64
               cu_next_state <= cu_run_calc2;
  65
            when cu_run_calc2 =>
  66
  67
               cu_next_state <= cu_run_calc3;
           when cu_run_calc3 =>
  68
  69
70
               cu_next_state <= cu_finish;</pre>
            when cu finish =>
               cu_next_state <= cu_finish;
  71
  72
            when others
  73
               cu_next_state <= cu_idle;
          end case;
  74
75
          end process;
  76
```

```
77
        CU_OUTPUT_DECODE: process (cu_cur_state)
 78
 79
        begin
         case (cu cur state) is
 80
 81
          when cu_rst
                          <= "00";
           IN_SEL
 82
 83
             OP_CODE_BUS
                         <= "00";
           RAM_ADDR_BUS <= "00";
 84
                     <= '0';
           RAM_WR
ACC_RST
 85
                          <= '1';
 86
            ACC_WR
                          <= '0';
 87
          when cu_idle
 88
                         =>
          IN_SEL
                         <= "00";
 89
             OP_CODE_BUS <= "00";
 90
           RAM_ADDR_BUS <= "00";
 91
            RAM WR
                         <= '0';
 92
           ACC_RST
                          <= '0';
 93
                         <= '0';
 94
            ACC_WR
          when cu_load_opl =>
 95
             IN_SEL <= "00";
OP_CODE_BUS <= "00";
           IN_SEL
 96
 97
            RAM_ADDR_BUS <= "00";
 98
           RAM_WR <= '1';
99
            ACC_RST
                         <= '0';
100
                     <= '1';
101
            ACC_WR
102
           when cu_load_op2 =>
           IN_SEL <= "00";
OP_CODE_BUS <= "00";
103
                         <= "00";
104
            RAM_ADDR_BUS <= "01";
105
                     <= '1';
106
            RAM WR
                         <= '0';
107
            ACC_RST <= '0';
ACC_WR <= '1';
            ACC_RST
108
          when cu_run_calc0 =>
109
110
           IN_SEL <= "01";
             OP_CODE_BUS
                         <= "00";
111
            RAM_ADDR_BUS <= "00";
112
           RAM_WR <= '0';
113
                         <= '0';
114
            ACC_RST
           ACC_WR <= '0';
ACC_WR <= '1';
115
          when cu_run_calc1 =>
116
           IN_SEL <= "10";
OP_CODE_BUS <= "01";
117
118
            when cu_run_calcl =>
 116
            IN_SEL <= "10";
OP_CODE_BUS <= "01";
 117
 118
             RAM_ADDR_BUS <= "00";
 119
             RAM_WR <= '0';
 120
             ACC_RST
                          <= '0';
 121
                       <= '1';
 122
             ACC_WR
 123
            when cu_run_calc2 =>
              IN_SEL <= "01";
OP_CODE_BUS <= "11";
            IN_SEL
 124
 125
             RAM_ADDR_BUS <= "01";
 126
 127
             RAM_WR
                      <= '0';
            ACC_RST
                          <= '0';
 128
             ACC WR
                         <= '1';
 129
            when cu_run_calc3 =>
 130
                        <= "01";
 131
             IN_SEL
              OP_CODE_BUS <= "10";
 132
             RAM_ADDR_BUS <= "00";
 133
                       <= '0';
            RAM_WR
 134
             ACC_RST
                          <= '0';
 135
             ACC_WR
                          <= '1';
 136
            when cu_finish =>
  137
                          <= "00";
            IN_SEL
 138
              OP_CODE_BUS
                          <= "00";
 139
              RAM_ADDR_BUS <= "00";
 140
  141
             RAM_WR
                          <= '0';
             ACC_RST
                          <= '0';
 142
             ACC_WR
                          <= '0';
 143
            when others
 144
             IN_SEL
                          <= "00";
  145
             OP CODE BUS <= "00";
  147
             RAM_ADDR_BUS <= "00";
                          <= '0';
 148
             RAM_WR
 149
             ACC_RST
                          <= '0';
 150
             ACC_WR
                          <= '0';
  151
          end case;
 152
         end process;
 153
 154 end CU_arch;
```




5) Створюю файл **Indicator.vhd**, в якому реалізовую блок індикації (7-SEG DECODER):


```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 3
    use IEEE NUMERIC STD ALL;
    use IEEE.STD LOGIC UNSIGNED.ALL;
 4
 5
    entity INDICATOR intf is
 6
    port (ACC_DATA_OUT_BUS : IN STD_LOGIC_VECTOR (7 downto 0);
CLOCK : IN STD_LOGIC;
RESET : IN STD_LOGIC;
 7
 8
 9
        COMM_ONES : OUT STD_LOGIC;
COMM_DECS : OUT STD_LOGIC;
10
11
        COMM_HUNDREDS : OUT STD_LOGIC;
12
13
        SEG A
                         : OUT STD LOGIC;
                        : OUT STD_LOGIC;
        SEG B
14
15
         SEG C
                        : OUT STD LOGIC;
                        : OUT STD_LOGIC;
         SEG_D
16
17
         SEG E
                         : OUT STD LOGIC;
                         : OUT STD LOGIC;
        SEG F
18
                        : OUT STD LOGIC;
19
         SEG G
20
        DP
                         : OUT STD LOGIC
21
        ):
    end INDICATOR intf;
22
23
    architecture INDICATOR_arch of INDICATOR_intf is
24
25
                          : STD_LOGIC_VECTOR (3 downto 0) := "0000";
: STD_LOGIC_VECTOR (3 downto 0) := "00001";
26
    signal ONES BUS
    signal DECS BUS
27
    signal HUNDREDS_BUS : STD_LOGIC_VECTOR (3 downto 0) := "0000";
28
29
30
    bin_to_bcd : process(ACC_DATA_OUT_BUS)
31
      variable hex_src : STD_LOGIC_VECTOR (7 downto 0);
32
                         : STD LOGIC VECTOR (11 downto 0);
33
       variable bcd
34
35
                   := (others => '0');
          bcd
36
37
          hex_src := ACC_DATA_OUT_BUS;
38
39
     for i in hex src'range loop
         if bcd(3 downto 0) > "0100" then
40
           bcd(3 downto 0) := bcd(3 downto 0) + "0011";
41
         end if;
```

```
bcd
                  := (others => '0');
 36
37
          hex_src := ACC_DATA_OUT_BUS;
38
     for i in hex_src'range loop
 39
      if bcd(3 downto 0) > "0100" then
 40
           bcd(3 downto 0) := bcd(3 downto 0) + "0011";
 41
 42
        end if;
 43
        if bcd(7 downto 4) > "0100" then
 44
          bcd(7 downto 4) := bcd(7 downto 4) + "0011";
 45
 46
        end if;
        if bcd(ll downto 8) > "0100" then
 48
           bcd(11 downto 8) := bcd(11 downto 8) + "0011";
 49
 50
        end if;
        bcd := bcd( 10 downto 0)& hex src(hex src'left);
 52
        hex_src := hex_src(hex_src'left - 1 downto hex_src'right ) & '0';
 53
 54
     end loop;
 55
     HUNDREDS BUS <= bcd(11 downto 8);
 56
      DECS_BUS <= bcd(7 downto 4);
 57
     ONES_BUS
                  <= bcd(3 downto 0);
 58
 59
 60
    end process bin to bcd ;
 61
 62 INDICATE : process(CLOCK)
 63
       type DIGIT_TYPE is (ONES, DECS, HUNDREDS);
 64
        variable CUR DIGIT : DIGIT_TYPE := ONES;
variable DIGIT_VAL : STD_LOGIC_VECTOR(3 downto 0) := "00000";
variable DIGIT_CTRL : STD_LOGIC_VECTOR(6 downto 0) := "0000000";
variable COMMONS_CTRL : STD_LOGIC_VECTOR(2 downto 0) := "0000";
 65
 66
 68
 69
 70
         begin
 71
            if (rising edge(CLOCK)) then
              if(RESET = '0') then
 72
                case CUR DIGIT is
 73
 74
                   when ONES =>
                        DIGIT VAL := ONES BUS;
 75
                        CUR DIGIT := DECS;
 76
 77
                       COMMONS CTRL := "001";
                   when DECS =>
 78
 79
                       DIGIT VAL := DECS BUS;
 80
                        CUR DIGIT := HUNDREDS;
                       COMMONS CTRL := "010";
 81
 82
                   when HUNDREDS =>
                       DIGIT VAL := HUNDREDS BUS;
 83
                       CUR DIGIT := ONES;
 84
                       COMMONS CTRL := "100";
 86
                   when others =>
                        DIGIT VAL := ONES BUS;
 87
                        CUR DIGIT := ONES;
 88
                        COMMONS CTRL := "000";
 89
                end case;
 90
                 case DIGIT VAL is
 92
                                                    --abcdefg
 93
                   when "0000" => DIGIT_CTRL := "11111110";
                   when "0001" => DIGIT_CTRL := "0110000";
 94
                   when "0010" => DIGIT_CTRL := "1101101";
 95
                   when "0011" => DIGIT CTRL := "1111001";
 96
                   when "0100" => DIGIT_CTRL := "0110011";
 97
                   when "0101" => DIGIT_CTRL := "1011011";
 98
                   when "0110" => DIGIT_CTRL := "10111111";
99
                   when "0111" => DIGIT CTRL := "1110000";
100
                   when "1000" => DIGIT CTRL := "11111111";
101
                   when "1001" => DIGIT CTRL := "1111011";
102
                   when others => DIGIT CTRL := "00000000";
103
                end case;
104
105
              else
                DIGIT VAL := ONES BUS;
106
                 CUR DIGIT := ONES;
107
108
                COMMONS CTRL := "000";
109
             end if;
```


```
110
             COMM ONES
                         <= not COMMONS CTRL(0);
111
             COMM_DECS <= not COMMONS_CTRL(1);
112
             COMM HUNDREDS <= not COMMONS CTRL(2);
113
114
            SEG A <= DIGIT CTRL(6);
115
             SEG B <= DIGIT CTRL(5);
116
117
             SEG C <= DIGIT CTRL(4);
             SEG D <= DIGIT CTRL(3);
118
             SEG_E <= DIGIT_CTRL(2);
119
             SEG F <= DIGIT CTRL(1);
120
121
             SEG G <= DIGIT CTRL(0);
                 <= '0';
122
123
           end if;
124
      end process INDICATE;
125
126
127 end INDICATOR arch;
```



6) Згенерувавши символи для раніше імплементованих компонентів створюю файл верхнього рівня **TopLevel.sch**, в якому виконую інтеграцію компонентів системи між собою та зі стендом Elbert V2 – Spartan 3A FPGA:



7) За допомогою симулятора ISim симулюю роботу пристрою:




8) Призначив виводам схеми фізичні виводи цільової FPGA:


```
CONFIG VCCAUX = "3.3" ;
    # Clock 12 MHz
3
     NET "CLOCK"
                            LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz:
4
5
   6
7
                             Seven Segment Display
   8
9
      NET "OUT A"
                  LOC = P117 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
10
      NET "OUT B"
                  LOC = P116 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
11
      NET "OUT C"
                  LOC = P115 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
12
      NET "OUT D"
                  LOC = P113 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
13
      NET "OUT E"
                  LOC = P112 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
14
      NET "OUT F"
                  LOC = P111 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
15
      NET "OUT G"
                  LOC = P110 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:
16
      NET "OUT DP"
                  LOC = P114 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
17
18
      NET "OUT ONES"
                         LOC = P124 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
19
      NET "OUT DECS"
                          LOC = P121 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
20
21
      NET "OUT HUNDREDS"
                          LOC = P120 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
22
   23
                                DP Switches
24
   25
26
27
      NET "DATA_IN(0)"
                         LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "DATA_IN(1)"
                         LOC = P69
                                   | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
28
      NET "DATA_IN(2)"
                                  | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                         LOC = P68
29
      NET "DATA IN (3)"
                          LOC = P64
                                   PULLUP
                                           | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
30
      NET "DATA_IN(4)"
                         LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
31
      NET "DATA_IN(5)"
NET "DATA_IN(6)"
                                  | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                         LOC = P60
32
                          LOC = P59
33
      NET "DATA_IN(7)"
                                   | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                         LOC = PS8
34
35
   36
37
                                Switches
   38
                          LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
39
      NET "ENTER_OP1"
      NET "ENTER OP2"
40
                                   | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "CALCULATE"
                          LOC = P78
41
      NET "RESET"
                          LOC = P75
42
   43
```

9) Згенерував ВІТ файл для цільової FPGA.

Послідовно запустив процеси Synthesize-XST, Implement Design та Generate Programming File:



10) Запрограмував лабораторний стенд отриманим ВІТ файлом:



**Висновок:** виконуючи дану лабораторну роботу, я навчився на базі стенда Elbert V2 – Spartan 3A FPGA реалізовувати цифровий автомат для обчислення значення виразу.