# Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»



Кафедра ЕОМ
З лабораторної роботи № 1
З дисципліни « МОДЕЛЮВАННЯ КОМПЮТЕРНИХ СИСТЕМ »
На тему: « Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2-Spartan 3A FPGA»
Варіант 18

Виконав: студент гр. КІ-201

Панасевич Ю. В.

Прийняв: Козак Н. Б.

#### Мета роботи:

На базі стенда Elbert V2 – Spartan 3A FPGA реалізувати цифровий автомат світлових ефектів згідно наступних вимог:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори if, switch, for, when
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL. Заборонено використовувати оператори if, switch, for, when
- 4. Згенерувати Schematic символи для VHDL описів логіки переходів та логіки формування вихідних сигналів
- 5. Зінтегрувати всі компоненти (логіку переходів логіку формування вихідних сигналів та пам'ять станів) в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки
- 6. Промоделювати роботу окремих частин автомата та автомата в цілому за допомогою симулятора ISim
- 7. Інтегрувати створений автомат зі стендом Elbert V2 Spartan 3A FPGA (додати подільник частоти для вхідного тактового сигналу призначити фізичні виводи на FPGA)
- 8. Згенерувати ВІТ файл та перевірити роботу за допомогою стенда Elbert V2 Spartan 3A FPGA
- 9. Підготувати і захистити звіт

#### Завдання:

Мій номер по списку 18, тому номер варіант 6.

• Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці

| Стан# | LED_0 | LED_1 | LED_2 | LED_3 | LED_4 | LED_5 | LED_6 | LED_7 |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |
| 1     | 1     | 1     | 0     | 0     | 0     | 0     | 0     | 0     |
| 2     | 1     | 1     | 1     | 0     | 0     | 0     | 0     | 0     |
| 3     | 1     | 1     | 1     | 1     | 0     | 0     | 0     | 0     |
| 4     | 0     | 0     | 0     | 0     | 1     | 0     | 0     | 0     |
| 5     | 0     | 0     | 0     | 0     | 1     | 1     | 0     | 0     |
| 6     | 0     | 0     | 0     | 0     | 1     | 1     | 1     | 0     |
| 7     | 0     | 0     | 0     | 0     | 1     | 1     | 1     | 1     |

- Пристрій повинен використовувати тактовий сигнал від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Тактовий сигнал заведено нв вхід LOC = P129 FPGA (див. Додаток 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
  - ° Якщо MODE = 0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів  $(0\rightarrow 1\rightarrow 2\rightarrow 3\rightarrow 4\rightarrow 5\rightarrow 6\rightarrow 7\rightarrow 0...)$ .
  - ° Якщо то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів  $(0 \rightarrow 7 \rightarrow 6 \rightarrow 5 \rightarrow 4 \rightarrow 3 \rightarrow 2 \rightarrow 1 \rightarrow 0...)$ .
- Інтерфейс пристрою повинен мати однорозрядний вхід для подачі логічної на всі непарні виходи одночасно:
  - ° Якщо TEST = 0 то автомат перемикає сигнали на виходах згідно заданого алгоритму.
  - ° Якщо TEST = 1 то на непарних виходах (7, 5, 3, 1) повинна бути логічна «1» (непарні LED увімкнені).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/TEST використати будь які з PUSH BUTTON кнопок.

### Виконання роботи:

## (VHDL OutputLogic)

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity out logic intf is
  Port( IN BUS: in std logic vector(2 downto 0);
              OUT BUS: out std logic vector(7 downto 0)
              );
end out logic intf;
architecture out_logic_arch of out logic intf is
begin
  OUT BUS(0) \le not IN BUS(2);
  OUT BUS(1) \leq not IN BUS(2) and (IN BUS(1) or IN BUS(0));
  OUT BUS(2) <= not IN BUS(2) and IN BUS(1);
  OUT BUS(3) <= not IN BUS(2) and IN BUS(1) and IN BUS(0);
  OUT BUS(4) \leq IN BUS(2);
  OUT BUS(5) \leq IN BUS(2) and (IN BUS(1) or IN BUS(0));
  OUT BUS(6) \leq IN BUS(2) and IN BUS(1);
  OUT BUS(7) <= IN BUS(2) and IN BUS(1) and IN BUS(0);
end out logic arch;
```



Рис.1: виконання роботи схеми

```
(VHDL TransitionLogic)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity transition logic intf is
     Port( CUR STATE: in std logic vector (2 downto 0);
                MODE: in std logic;
                NEXT STATE: out std logic vector (2 downto 0)
end transition logic intf;
architecture transition logic arch of transition logic intf is
begin
      NEXT STATE(0) <= (not(MODE) and not(CUR STATE(1)) and not
(CUR STATE(0))) or
                                      (not(MODE) and CUR STATE(1) and
not(CUR STATE(0))) or
                                      (MODE and not(CUR STATE(1)) and not
(CUR STATE(0))) or
                                      (MODE and CUR STATE(1) and not
(CUR STATE(0));
      NEXT STATE(1) \leq (not(MODE) and not(CUR STATE(1)) and CUR STATE(0))
or
                                      (not(MODE) and CUR STATE(1) and not
(CUR STATE(0))) or
                                      (MODE and not(CUR STATE(1)) and
not(CUR_STATE(0))) or
                                      (MODE and CUR STATE(1) and
CUR STATE(0));
```



Рис.2: промодельована робота схеми формування вихідних сигналів з усіма можливими наборами сигналів




Рис.3: Schematic файл (LightController.sch)




Рис.4: згенеровані Schematic символи





Рис.5: Schematic файл для кінцевої схеми.(TopLevel.sch)



Puc.6: симуляція системи різними значеннями сигналів MODE/RESET/SPEED




Рис.7: згенерований бінарний файл

**Висновок:** на лабораторній роботі на базі стенда Elbert V2- Spartan 3A FPGA реалізував цифровий автомат світлових ефектів. Навчився створювати нові елементи і описувати логіку їх роботи засобами VHDL.