## Architektury systemów komputerowych

## Lista zadań nr 12

## Na zajęcia 3 i 4 czerwca 2019

UWAGA! W trakcie prezentacji należy być gotowym do zdefiniowania pojęć oznaczonych wytłuszczoną czcionką.

Zadanie 1. Sprzętowa translacja adresów umożliwiła systemom operacyjnym wydajną implementację izolacji procesów, stronicowania na żądanie (ang. demand paging), wymiany do pamięci drugorzędnej (ang. swapping) i współdzielenia pamięci. Jakie korzyści przynosi stosowanie powyższych mechanizmów? Przekonaj prowadzącego i słuchaczy posługując się przykładami. Należy użyć pojęć: zbiór rezydentny (ang. resident set) i zbiór roboczy (ang. working set).

**Zadanie 2.** Zakładamy taki sam model podsystemu pamięci jak na slajdach do wykładu "Virtual Memory: Systems" (strony 9–16). Powtórz proces translacji adresów i adresowania pamięci podręcznej dla adresów: 0x027c, 0x03a9 i 0x0040 zakładając poniższy stan **TLB**, pamięci podręcznej i **tablicy stron**.

| Zbiór | Tag | PPN | V |
|-------|-----|-----|---|-----|-----|---|-----|-----|---|-----|-----|---|
| 0     | -   | -   | 0 | 09  | OD  | 1 | -   | -   | 0 | 07  | 02  | 1 |
| 1     | 03  | 2D  | 1 | -   | -   | 0 | 02  | 17  | 1 | -   | -   | 0 |
| 2     | -   | -   | 0 | -   | -   | 0 | _   | -   | 0 | _   | -   | 0 |
| 3     | _   | _   | 1 | 03  | OD  | 1 | OA  | 34  | 1 | -   | _   | 0 |

Zawartość TLB

| Idx | Tag | V | В0 | B1 | B2 | ВЗ |
|-----|-----|---|----|----|----|----|
| 0   | 19  | 1 | 99 | 11 | 23 | 11 |
| 1   | -   | 0 | -  | -  | -  | -  |
| 2   | 1B  | 1 | 00 | 02 | 04 | 80 |
| 3   | -   | 0 | -  | -  | -  | -  |
| 4   | 32  | 1 | 43 | 6D | 8F | 09 |
| 5   | OD  | 1 | 36 | 72 | F0 | 1D |
| 6   | -   | 0 | -  | -  | -  | -  |
| 7   | 16  | 1 | 11 | C2 | DF | 03 |
| 8   | 24  | 1 | ЗА | 00 | 51 | 89 |
| 9   | -   | 0 | -  | -  | -  | -  |
| A   | 2D  | 1 | 93 | 15 | DA | 3B |
| В   | -   | 0 | -  | -  | -  | -  |
| С   | -   | 0 | -  | -  | -  | -  |
| D   | 16  | 1 | 04 | 96 | 34 | 15 |
| E   | 13  | 1 | 83 | 77 | 1B | D3 |
| F   | 09  | 1 | DE | 01 | C4 | 32 |

| VPN | PPN | V |
|-----|-----|---|
| 00  | 28  | 1 |
| 01  | -   | 0 |
| 02  | 33  | 1 |
| 03  | 02  | 1 |
| 04  | -   | 0 |
| 05  | 16  | 1 |
| 06  | -   | 0 |
| 07  | -   | 0 |
| 80  | 13  | 1 |
| 09  | 17  | 1 |
| ΟA  | 09  | 1 |
| OB  | -   | 0 |
| OC  | -   | 0 |
| OD  | 2D  | 1 |
| 0E  | 11  | 1 |
| OF  | OD  | 1 |

Zawartość pamięci podręcznej

Zawartość tablicy stron

Zadanie 3. W tym zadaniu będziemy analizowali w jaki sposób system operacyjny musi aktualizować tablicę stron wraz z kolejnymi dostępami do pamięci głównej. Załóż, że strony są wielkości 4KiB, TLB jest w pełni asocjacyjne z zastępowaniem LRU. Najwyższa wartość pola LRU koduje najlepszego kandydata na ofiarę (ang. victim). Jeśli potrzebujesz wtoczyć (ang. swap-in) stronę z dysku użyj następnego numeru ramki (ang. page frame) większego od największego istniejącego w tablicy stron.

Dla poniższych danych podaj ostateczny stan TLB i tablicy stron po wykonaniu wszystkich dostępów do pamięci. Dla każdej operacji dostępu do pamięci wskaż czy było to trafienie w TLB, trafienie w tablicę stron, czy też **błąd strony**.

| VPN | Valid | PPN  |
|-----|-------|------|
| 00  | 1     | 05   |
| 01  | 0     | dysk |
| 02  | 0     | dysk |
| 03  | 1     | 06   |
| 04  | 1     | 09   |
| 05  | 1     | OB   |
| 06  | 0     | dysk |
| 07  | 1     | 04   |
| 80  | 0     | dysk |
| 09  | 0     | dysk |
| OA  | 1     | 03   |
| OB  | 1     | OC   |
| OC  | 0     | brak |

| Valid | Tag | LRU | PPN |
|-------|-----|-----|-----|
| 1     | OB  | 0   | OC  |
| 1     | 07  | 1   | 04  |
| 1     | 03  | 2   | 06  |
| 0     | 04  | 3   | 09  |

Początkowa zawartość TLB

| Adres |
|-------|
| 123d  |
| 08ъ3  |
| 365c  |
| 871b  |
| bee6  |
| 3140  |
| c049  |

Ciąg dostępów do pamięci

Początkowa zawartość tablicy stron

Zadanie 4. Niech system posługuje się 32-bitowymi adresami wirtualnymi, rozmiar strony ma 4KiB, a rozmiar wpisu tablicy stron zajmuje 4 bajty. Dla procesu, który łącznie używa 1GiB swojej przestrzeni adresowej podaj rozmiar tablicy stron: (a) jednopoziomowej, (b) dwupioziomowej, gdzie katalog tablicy stron ma 1024 wpisy. Dla drugiego przypadku – jaki jest maksymalny i minimalny rozmiar tablicy stron?

Zadanie 5. Wiemy, że pamięć podręczna TLB jest niezbędna do przeprowadzania szybkiej translacji adresów. Czemu, w najogólniejszym przypadku, należy wyczyścić zawartość TLB przy przełączaniu przestrzeni adresowych? Jak można uniknąć tej kosztownej operacji?

Wskazówka: Rozważ wprowadzenie identyfikatorów przestrzeni adresowych (ASID), tak jak w architekturze MIPS.

Zadanie 6. Wyznacz maksymalny rozmiar zbioru roboczego procesu, dla którego nie bedzie on generował nowych chybień w TLB (ang. TLB reach)? Rozważ wariant pesymistyczny i optymistyczny dla czterodrożnego TLB o 64 wpisach. Jak zmieni się oszacowanie, jeśli zezwolimy na używanie dużych stron (ang. huge pages) o wielkości 4MiB?

Zadanie 7. Opisz dokładnie pola deskryptorów stron (ang. page table entry) i deskryptorów katalogów stron (ang. page directory entry) dla architektury x86-64. Które z bitów pomocniczych:

- opisują politykę zarządzania pamięcią podręczną dla zawartości strony,
- wspomagają algorytmy zastępowania stron pamięci wirtualnej,
- określają uprawnienia dostępu do zawartości strony (w tym tryb pracy procesora).

Wskazówka: Przeczytaj §9.7.1 z podręcznika. Szczegóły można znaleźć w §4.5 wolumenu 3 dokumentacji procesorów Intel.

Zadanie 8. Na wykładzie przyjeliśmy, że translacja adresów jest wykonywana przed dostępem do pamieci podręcznej. Taki schemat określa się mianem pamięci podręcznej indeksowanej i znakowanej adresami fizycznymi (ang. physically-indexed, physically-tagged). Wyjaśnij jak wykonywać równolegle dostęp do TLB i pamięci podręcznej, stosując schemat pamięci indeksowanej wirtualnie i znakowanej fizycznie.

Wskazówka: Posłuż się slajdem 25 do wykładu "Virtual Memory: Systems", ale wytłumacz to szczegółowo!

Zadanie 9 (bonus). Celem zwiekszenia wydajności dostępów do pamieci architekt procesora decyduje sie na użycie schematu pamięci indeksowanej i znakowanej adresami wirtualnymi (ang. virtually-indexed, virtuallytagged). Wyjaśnij jak w takim przypadku może zamanifestować się problem homonimów i synonimów<sup>1</sup>?

Wskazówka: Można posłużyć się rysunkiem 4.2 z książki "Memory Systems: Cache, DRAM, Disk".

<sup>1</sup>https://en.wikipedia.org/wiki/CPU\_cache#Homonym\_and\_synonym\_problems