Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського»

# Факультет електроніки

Кафедра конструювання електронно-обчислювальної апаратури

# Апаратні прискорювачи обчислень на мікросхемах програмованої логіки

Лабораторна робота № 1

Початок роботи з MatLab

Роботу виконав

Студент гр. ДК-01

Сак Ю.Р.

### Теоретичні відомості та налаштування:


-Типи даних входів: int8 -Тип даних виходу: int16

На входах і виході поставити регістри (блок затримки на 1 такт)


Можна назвати підсистему PROCESSING\_UNIT

У якості джерела даних для кожного входу використати блоки "Uniform Random Number" з приведення результату до типу uint8. У якості параметра seed для першого блоку "Uniform Random Number" використати номер варіанту (у якості номеру варіанту можна взяти номер залікової книжки). Для кожного наступного блоку "Uniform Random Number" збільшувати значення seed на 1.

Загальний вигляд підключення джерел вхідних даних:



Налаштування одного з блоків "Uniform Random Number":



(границі можна поставити також від minimum -2<sup>7</sup> до maximum 2<sup>7</sup>-1)

#### Завдання:


1. В Simulink реалізувати підсистему, що розраховує функцію:

$$Y = W0*X0 + W1*X1 + W2*X2 + W*X3$$


- **2.** В логічному аналізаторі переглянути дані на входах і на виході створеної підсистеми у знаковому десятковому поданні (форматі)
- **3.** Створити звіт, в якому відобразити створену в Simulink блок схему (з відображенням типів даних та з відображенням вмісту підсистеми), та результати моделювання для перших десяти комбінацій на входах. Приклади подання наведені вище
- **4.** Якщо додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer), можна отримати +2 додаткових бали
- **5.** Якщо створити тестбенч в Matlab для створеної підсистеми і додати в звіт результат симуляції тестбенча в Modelsim/Questasim, можна отримати +2 додаткових бали


#### Хід роботи:

За списком 11 варіант тому в першому Uniform Random Number маю seed 11 і далі збільшував на 1




## 1. Реалізація блок схеми і підсистеми:





## 2. Данні сигналів на входах і на виході у Logic Analyzer:



Для перевірки правильності підрахунку візьмемо значеня на входах на 4с:


$$W0 = 68$$
,  $X0 = 1$ 

$$W2 = 35$$
,  $X2 = -33$ 

Тоді по формулі маємо: 68×1 – 76×111 – 35×33 – 110×78= **18021** 

Згідно з умовою на входах і на виході маємо блок затримки на 1 такт, тому результати не стоять поруч але вони сходяться із розрахунками.

4. Згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer):



**5.** Створити тестбенч в Matlab для створеної підсистеми і додати в звіт результат симуляції тестбенча в Modelsim/Questasim, можна отримати +2 додаткових бали

