实验五：状态机

HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

（1）熟练使用状态转换图描述状态机；


（2）掌握使用Verilog语言描述Moore状态机的方法；

（3）掌握状态机架构时序电路的应用。


实验内容

- 使用三段式状态机描述法实现UART发送：
  - 以9600的波特率，不断地发送“**hitsz个人学号**”。
  - 比如学号是20250101，串口软件收到的应该是“hitsz20250101”
  - 按要求控制发送间隔，所发内容显示在一行不跨行显示

发送




接收




实验原理 - UART (Universal Asynchronous Receiver/Transmitter)

- 收发两端各只需要两根信号，一根发送一根接收，能同时实现收发
- 没有时钟信号，收发两端的时钟频率一般不同，通过波特率约定每一位数据的时间长度
- 数据格式和传输速率都可配置



信号名称	FPGA管脚	信号描述
UART_RX	Y19/**N5**	FPGA接收串口信息管脚
UART_TX	V18/**T4**	FPGA发送串口信息管脚


实验原理 - 数据帧格式



- 空闲时是高电平
- 起始位：1位，低电平
- 数据位：5-9位，先发送低位再发送高位
- 奇偶校验位：可选，0或1位，校验数据发送过程中是否发生变化
- 停止位：1位或2位，高电平
- 实验要求实现的是：1位起始位+8位数据位+1位停止位，无校验

实验原理 - 数据帧格式

- 实验要求实现的格式：1位起始位+8位数据位+1位停止位
- 待发送数据8'h55，对应二进制是8'b0101_0101，tx引脚上的信号变化如下




实验原理 - 状态机

- Moore型状态机：输出取决于现态，与输入没有直接关系



- Mealy型状态机：输出取决于现态和输入



- 无论Moore型还是Mealy型，从组成上看，都包含以下3部分
  ① 次态逻辑：组合电路
  ② 状态寄存器：时序电路
  ③ 输出逻辑：组合电路、时序电路均可，**一般用时序电路输出更稳定**

实验原理 - “三段式”模板

- “三段式”实现方法（**3个always块**）
  - ✓ 一个用同步时序描述**现态的更新**
  - ✓ 一个用组合逻辑描述**状态转移**条件判断
  - ✓ 一个描述状态**输出**（组合逻辑/时序逻辑均可）

```
localparam IDLE  = 3'b001;
localparam STAT0 = 3'b010;
localparam STAT1 = 3'b100;

reg [2:0] current_state;
reg [2:0] next_state;
reg [?:0] out;

// 第1个always块：用次态更新现态
always @(posedge clk or posedge rst) begin
    current_state <= rst ? IDLE : next_state;
end
```

```
// 第2个always块：描述状态转换，即根据现态产生次态
always @(*) begin
    case (current_state)
        IDLE:    if (? ? ?) next_state = STAT0;
                 else       next_state = IDLE;
        STAT0:   if (? ? ?) next_state = STAT1;
                 else       next_state = STAT0;
        STAT1:   if (? ? ?) next_state = STAT1;
                 else       next_state = IDLE;
        default: next_state = IDLE;
    endcase
end

// 第3个always块：根据现态，产生输出
always @(posedge clk or posedge rst) begin
    if (rst) begin
        out <= ? ? ?;
    end else begin
        case (current_state)
            IDLE:    out <= ? ? ?;
            STAT0:   out <= ? ? ?;
            STAT1:   out <= ? ? ?;
            default: out <= ? ? ?;
        endcase
    end
end
```


UART发送的状态机实现

- 给定4个状态，自行设计绘制状态图
- 根据给定接口，使用“三段式”实现Moore型状态机
- 通过给定的testbench的仿真

```
module uart_send(
    input        clk,
    input        rst,
    input        valid,
    input [7:0]  data,
    output reg   dout
);


localparam IDLE  = 2'b00;
localparam START = 2'b01;
localparam DATA  = 2'b10;
localparam STOP  = 2'b11;


endmodule
```




① IDLE ：发送“1”
② START：发送起始位“0”
③ DATA：依次发送数据位
④ STOP：发送停止位

多个仿真文件：需指定仿真模块






延长仿真时间


10
ms
SIMULATION - Behavioral Simulation - Functional - sim_1 - uart_send_tb
Scope
Sources
Name
Design Unit
Block T
uart_send_tb
uart_send_tb
Verilog
u_uart_send
uart_send
Verilog
glbl
glbl
Verilog
Objects
Protocol Inst
Name
Value
clk
0
rst
0
valid
0
data[7:0]
a5
dout
0
bit_index[31:0]
0
expected_bits[9:0]
34a
all_check_error[3:0]
0
check_error
0
CLOCK_FREQ
100000000.0
PERIOD
10.0
BAUD_RATE[31:0]
9600
DIVIDER
10415.666666
uart_send.v
uart_send_tb.v
Untitled 4
Name
Value
clk
0
rst
0
valid
0
data[7:0]
a5
dout
0
bit_index[31:0]
00000000
expected_bits[9:0]
34a
all_check_error[3:0]
0
check_error
0
CLOCK_FREQ
100000000.0
PERIOD
10.0
BAUD_RATE[31:0]
00002580
DIVIDER
10415.666666
,999,988 ps

状态图示例：Moore型

Moore FSM




Current State *S*	Input *A*	Next State *S'*	Output *Y*
S0	0	S1	0
S0	1	S0	0
S1	0	S1	0
S1	1	S2	0
S2	0	S1	1
S2	1	S0	1

- 圆圈表示状态，圆圈内S0、S1等是状态名称
- 输出标记在圆圈里状态名称下，表示只跟状态有关
- 箭头表示状态转移，箭头上的取值是转移条件
- 从外边指向过来的Reset/rst明确表明初始化的状态

状态图示例：Mealy型

- 圆圈、箭头、Reset等同Moore型
- 不同点：输出标记在箭头上，以input/output的形式，前者表示输入，后者表示输出，表示输出不仅跟状态有关还跟输入有关



Current State *S*	Input *A*	Next State *S'*	Output *Y*
S0	0	S1	0
S0	1	S0	0
S1	0	S1	0
S1	1	S0	1

状态图要求

- 状态图请按前述要求作图，补充说明：
  - 转移条件、输出需标明信号名和取值
  - 若转移条件只依赖1个信号，可不在图中标信号名，需文字说明
  - 若输出信号2个及以上，可不在图中标信号名和取值，需文字或转态表说明
- 每个状态出去的箭头通常有2个以上，若只有一个表示只依赖时钟无其他转移条件，如计数器加1
- 复位时进入初始状态，状态机需要闭环，一次正常的功能结束后要回到初始状态

实验步骤

- 理解UART数据帧格式
- 使用串口工具进行回环测试
- 设计状态机，按照指定的模块接口完成UART发送的核心功能，通过仿真测试
- 添加顶层模块和其他辅助模块，实现个人学号的发送
- 上板测试

实验要求

- 实验5无课上检查
- 课后提交：详细要求见指导书
- 实验3、实验4本周（10周）检查截止

开始实验