数字逻辑设计

实验1 Vivado使用与组合电路





HITSZ 实验与创新实践教育中心

Education Center of Experiments and Innovations, HITSZ

课程介绍

- 深入理解数字逻辑设计的理论知识
- 掌握Verilog数字设计基础知识
- 具备基于FPGA设计数字系统的能力
- 为后续课程打好基础

实验安排

- 学时：20学时
- 成绩：占课程总成绩30%

序号	实验项目	学时	分值（100分制）	说明
1	Vivado使用与组合电路	2	6	报告+代码6分
2	寄存器	2	6	报告+代码6分
3	计数器	2	18	检查12分，报告+代码6分
4	数码管控制器	4	20	检查12分，报告+代码8分
5	状态机	4	10	报告+代码10分
6	综合实验	6	40	检查24分，报告+代码16分

实验课程资料

- 实验指导书

  https://diglogic.p.cs-lab.top/

- 课件等下载地址

  http://10.249.12.89:8080/

- 作业提交网址


  https://grader.hitsz.edu.cn/

实验目的

- 熟悉MINISYS实验板的功能和使用方法；
- 掌握 Vivado 的开发环境及开发流程；
- 掌握Verilog语言描述组合逻辑电路，掌握约束文件编写，理解仿真波形

实验内容

1、以3-8译码器为例，在Vivado中建立工程，添加代码，运行综合、实现、生成比特流文件，下载到Minisys开发板，自行验证功能。



使能信号 E3E2E1==3’b100有效，否则输出高电平

Input			Output							
A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	0	1
0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	0	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1
1	1	0	1	0	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1


实验内容

❑ 3-8译码器接口定义

信号名	属性	位宽	备注
en	input	3	译码器使能信号
data_in	input	3	译码器输入信号
data_out	output	8	译码输出，驱动LED显示

实验内容

2、使用Verilog实现2输入4位多路复用器，拨码开关作为输入，输出驱动LED显示，运行仿真、上板验证。



详细要求：

a. 任选拨码开关作为使能信号en输入；

b. 任选拨码开关作为功能选择信号mux_sel输入；

c. 拨码开关SW3-SW0作为input_a输入，SW7-SW4作为input_b输入；

d. 输出信号需连接到开发板的GLED3-GLED0或LD2_3-0。

实验内容


详细要求：


e.使能en=0时，输出全1。en=1时，若mux_sel为1，计算a-b作为输出；若mux_sel为0，计算a+b作为输出。直接用+、-运算符实现，无需考虑正负，无需考虑溢出。

Input				Output
en	mux_sel	input_a	input_b	output_c[3:0]
1	1	xxxx	xxxx	input_a - input_b
1	0	xxxx	xxxx	input_a + input_b
0	1	xxxx	xxxx	1111
0	0	xxxx	xxxx	1111


FPGA开发板介绍


- 开发板在实验桌的抽屉里
- T2612、T2615蓝色的Minisys，T2506、T2507红色的EGO1
- 实验室课后仍开放，最后走的同学关灯、关空调、关电脑、关门






FPGA开发板上电







- 上电：接Type-C线，电源开关往上拨
- 用完后：电源开关先往下拨，再拔线收到抽屉

开发板输入输出



- 拨码开关
  - 标注：SW开头
  - 作为输入，向下拨为0，向上拨为1
- 按键开关
  - 标注：S5 ~ 1
  - 作为输入，默认为0，按下为1
- LED灯
  - 标注：含LD字样
  - 作为输出显示，高电平点亮
- 开发板标注了主要的外设和连接的FPGA引脚



开发板使用注意事项

- 插拔接插件前请关闭电路总开关，否则容易损坏器件！！
- 严禁将开发板带出实验室，一经发现，将登记并扣分！！
- 如果故意损坏开发板、拿走开发板不还，需照价赔偿！！
- 防止静电：不要用手摸芯片、使用完毕装回防静电袋
- 保持电路板清洁；小心轻放，避免不必要的硬件损伤
- 插拔USB线务必先对准，再稍稍用力插拔即可，禁止过度用力从而损坏Micro USB接口！


实验室注意事项

- 不要在实验室饮食，若饮料洒落导致线路损坏、主机损坏需照价赔偿！！
- 不要大幅调整显示器、键盘、连接线的位置，如果损坏显示器，需照价赔偿！！
- 下课将桌上的个人物品（塑料袋、纸巾等）带走
- 先关闭开发板电源，再拔出USB线，收好放抽屉，把电脑关机


实验步骤：3-8译码器

- Vivado开发流程
  - 详细步骤参考指导书，已提供完整的代码
  - Vivado双击启动需要等待10秒左右才打开界面

① 建立工程
② 添加设计文件
③ 添加仿真文件、运行仿真
④ 添加约束文件
⑤ 综合、实现和生成比特流
⑥ 开发板上板操作验证



双击桌面Vivado2023.2图标打开，实验右都没反应是正常现象，多等一会才会的界面中选择Next，进行下一步。



根据需要修改工程名和工程所在路径，


实验步骤：多路复用器

- 创建工程，工程名为mux；
- 编写并添加设计文件mux.v；
- 添加提供的仿真文件testbench.v，并完成仿真；
- 编写并添加约束文件，并综合实现，生成比特流；
- 将生成的比特流下载到开发板验证；

实验要求

- 实验1无课上检查，提交内容参照在线指导书
- 通用要求请参照在线指导书首页报告提交部分，后续不再重复强调
  - 代码只提交自己写的文件，提交整个工程将酌情扣分
  - 注意提交DDL，截止时间后会开放补交通道
  - 迟交1周以内的扣除报告分10%，迟交1周以上的扣除报告分20%
  - 注意：如有雷同，雷同者均0分！
  - 无出勤记录的同学提交作业不给分

仿真分析



- 课程实验仿真分析通用要求：
  - 截图清晰、缩放合适，信号名要全
  - 对关键信号和信号的关键变化做说明分析

开始实验