

# תכן לוגי תרגיל יבש 3#

הגשה עד: 3.1.19 בשעה 23:55.

<u>המתרגל האחראי על התרגיל</u>: אבירם אימבר

שאלותיכם במייל, (כולל עניינים מנהלתיים) יופנו רק אליו.

כתבו בתיבת subject של המייל: "יבש תכן לוגי". שאלות בעל-פה ייענו על ידי כל מתרגל.



### :הוראות הגשה

- . לכל שאלה יש לרשום את התשובה במקום המיועד לכך.
- מידת הפירוט הרצויה בתשובות היא 2-3 משפטים לסעיף.
  - יש לענות ע"ג טופס התרגיל. ■
  - יש לצרף דף שער הכולל ברקודים של ת"ז המגישים.
    - : תמונת ברקוד אפשר לייצר לדוגמה בקישור https://barcode.tec-it.com/en/Code128
      - את הפתרון לתרגיל מגישים בתא הקורס. ■
- על כל יום איחור או חלק ממנו, שאינו בתאום עם המתרגל האחראי על התרגיל, יורדו 5 נקודות.
- הגשות באיחור יש להניח בתא של המתרגל האחראי (נועם) בקומה 5 <u>בציון שעת</u> <u>ותאריך ההגשה</u> ובנוסף לשלוח מייל אל אחראי התרגיל כאשר הגשתם לתאו, אחרת מועד האיסוף ייחשב כמועד ההגשה.
  - ההגשה בזוגות בלבד.

### MIPS ISA – 1 שאלה

```
א. תרגמו את הקוד הבא משפת C א. תרגמו את הקוד הבא
 for(int i = 0; i < 100; i++) {
    arr[i] = i;
 }
                                                              השתמשו ברגיסטרים הבאים:
  $t0 – i עבור
 $t1 – מכיל בתחילת הריצה את כתובת תחילת המערך, ניתן לשנותו
  $t2 - 100 עבור
                                     ב. תרגמו את הקוד הבא משפת C לשפת MIPS assembly
 while(flag) {
 }
Flag הינו ביטוי בוליאני, אין צורך לתרגם את מה שקורה בתוך הלולאה (סמנו את תוכן הלולאה ב"...").
                                                              השתמשו ברגיסטרים הבאים:
 $t0 – flag עבור
```

#### ג. נתון הקוד הבא בשפת MIPS assembly:

- beq \$s1, \$s2, label1
   add \$t0, \$s2, \$s3
   add \$t0, \$t0, \$t0
   lw \$s1, 16(\$t0)
- 5. j label2
- 6. label1: sub \$t0, \$s2, \$s4
  7. add \$t0, \$t0, \$t0
  8. add \$t0, \$t0, \$s3
  9. lw \$s1, 32(\$t0)
- 10.label2: ...

נתון שפקודה מספר 1 תיטען בכתובת 0x100000C0. מה הוא הקידוד הבינרי של פקודה מספר 1 ופקודה מספר 5? הראו בתשובה שלכם חלוקה של קידוד הפקודות, וציינו את השמות של החלקים השונים.

# MIPS ISA – 2 שאלה

אלברט, תלמיד בקורס תכן לוגי, תכנן גרסת 64 ביט למחשב ה-Single-Cycle MIPS המוכר והאהוב. במחשב זה
יש 64 רגיסטרים כל אחד מהן הוא בן 64 ביט. כל פקודה בגודל 64 ביט, "מילה" (שנקראת נכתבת מהזיכרון ע"י
lw/sw ) היא 64 ביט. הפקודות הן בדיוק אותן פקודות שהיו במעבד גרסת 32 ביט.
הערה: עדיין לכל בית בזיכרון יש כתובת משלו.

: גודל הזיכרון המקסימלי (בבתים) בו ניתן לתמוך במחשב? ודל המקסימלי הוא בתים. <u>בר:</u>	הגו
ף בעיגול את השינויים שצריך לשנות במסלול הנתונים של המחשב מבין הרשימה הבאה כדי לתמוך יינוי (יכולה להיות יותר מתשובה אחת נכונה, וייתכנו שינויים נחוצים נוספים שאינם מופיעים ברשימה): יש להרחיב את ה-PC לאוגר ברוחב 64 ביט. יש להרחיב את מספר ביטי ה-opcode ל-7. בכל פעולה לקדם את ה-PC ב-8 במקום ב-4. בכל פעולה לקדם את ה-PC ב-8 במקום ב-4. בכל פעולה לקדם את ה-PC ב-16 במקום ב-4. בכל פעולה לקדם את ה-Shift left 2 לרכיב שמבצע shift left 2.	•
טווח הקפיצה האפשרי <b>בפקודות</b> במחשב זה?	ג. מה
בעזרת פקודת קפיצה מותנת (branch): ניתן לקפוץ סה"כ פקודות, אחורה ו קדימה, כל אלו ביחס ל <u>הסבר קצר:</u>	.1
בעזרת קפיצה לא מותנת (J): ניתן לקפוץ ל פקודות, אלו כל הפקודות ש סיביות ה-MSB של <b>כתובתן</b> זהות ל סיביות ה-MSB של ה + PC , ו סיביות ה-LSB של כתובת הן <u>הסבר קצר:</u>	.2

# Single-Cycle MIPS – 3 שאלה

<u>(שרוני)</u>	שמעבד Single-Cycle MIPS מבצע את קוד האסמבלי הבא: (המספרים כתובים בבסיס <u>ע</u>	הניחו ע
lw \$t0, 64(\$zero)		
and \$t0, \$t0, \$t2		
add \$t0, \$t0, \$gp		
lw \$t1, -20(\$t0)		
.1000 8	ש-\$t2 מכיל את הערך ההקסדצימלי 0000 80, וש-\$gp מכיל את הערך ההקסדצימלי 000	<u>הניחו</u> ע
2-2-2-2		
. מהי הכתובת?	הערך שיימצא ברגיסטר \$t0 בסוף החישוב תלוי ב <b>מילה</b> המצויה בכתובת מסוימת בזיכרון	א.
	כתבו את תשובתכם בבסיס <u>הקסדצימלי</u> .	
וכתובה בבסיס		
	<u>הקסדצימלי.</u> )	
כתובת שמצאתם	הערך שיימצא ברגיסטר \$t0 בסוף החישוב תלוי אך ורק <u>בביט בודד</u> של המילה המצויה ב	ב.
	בסעיף א'. מהו מספר הביט הזה?	
	(כאשר המספר 0 מייצג את ה-LSB, והמספר 31 מייצג את ה-MSB.)	
ב' שווה ל- <b>0</b> ? כתבו	מהי הכתובת בזיכרון שממנה נקרא את הערך של \$t1 אם הביט הבודד שמצאתם בסעיף	.ג
	את תשובתכם בבסיס <u>הקסדצימלי</u> .	
ב' שווה ל- <b>1</b> ? כתבו	מהי הכתובת בזיכרון שממנה נקרא את הערך של \$t1 אם הביט הבודד שמצאתם בסעיף	т.
	את תשובתכם בבסיס <u>הקסדצימלי</u> .	
דים מודרניים)	 ת נניח את שתי ההנחות הבאות על המעבד שלנו: (הן מתקיימות באופן חלקי במספר מעב	כע
א', כי זו כתובת	1. נניח ש <u>אסור</u> לתוכנה שלנו לקרוא את המידע המצוי בזיכרון בכתובת שמצאתם בסעיף ששמורה למערכת ההפעלה.	
יצוע הקריאה, מציג	נניח שהמעבד מגלה שבוצעה קריאה אסורה מהזיכרון <b>50 מחזורי שעון</b> לאחר סיום ב	
- עכשיו.	הודעת שגיאה, ו <u>מבטל</u> את כל הפקודות שביצעה התוכנה החל מהקריאה האסורה ועז	
ם נוספת יהיה <u>קצר</u>	2. נניח שלאחר קריאת מילה מסוימת מהזיכרון, זמן הגישה לזיכרון לקריאת מילה זו פעו	
הזיכרון בפעם	יותר: קריאת מילה מהזיכרון בפעם הראשונה תיקח <b>5 מחזורי שעון</b> , וקריאת מילה מר	
	השנייה (ומעלה) תיקח רק <b>מחזור שעון אחד</b> .	
	זה נכון <u>אפילו</u> אם הפקודה המקורית לגישה לזיכרון בוטלה בגלל האיסור שבהנחה 1.	
את הפקודה:	נניח שלאחר ביצוע התוכנה, הודעת השגיאה, וביטול כל הפקודות שבוצעו, המעבד מבצע	ה.
lw \$t3, -20(\$gp)		
, .,	מהו משך הקריאה מהזיכרון בפקודה זו אם הביט הבודד שמצאתם בסעיף ב' שווה ל- <b>0</b> ?	
	מהו משך הקריאה מהזיכרון בפקודה זו אם הביט הבודד שמצאתם בסעיף ב' שווה ל-1?	
	מחזורי שעון	
.M	בין שתי התשובות שמצאתם בסעיף ה' הוא הרעיון הבסיסי של פרצת האבטחה <u>eltdown</u>	ההבדל

## Single-Cycle MIPS - 4 שאלה

א. נוסיף למעבד Single-Cycle Mips פקודות חדשות שמבצעות

ניתן להניח שהחלוקה היא חלוקה בשלמים, וניתן להניח שבכל המקרים תוצאת החישוב המתקבלת היא בהכרח כתובת חוקית.

סמנו את התשובה הנכונה הראשונה מבין התשובות הבאות לגבי מימוש הפקודות הנ"ל כאשר כל פקודה ממומשת **כפקודה יחידה** (ולא כפסאודו פקודה):

- 1) ניתן לממש באמצעות שינויים בבקר בלבד.
- 2) ניתן לממש באמצעות שינויים בבקר והוספת בורר יחיד.
- . ניתן לממש באמצעות שינויים בבקר והוספת כמה בוררים.
- 4) ניתן לממש באמצעות על השינויים של (3) ובנוסף שינוי מבנה הזיכרון או קובץ הרגיסטרים.
  - 5) לא ניתן לממש את הפקודה כפקודה יחידה.

#### <u>נימוק:</u>

ב. נוסיף שיטת מיעון חדשה המסומנת ב-(Rn). הכתובת האפקטיבית של שיטת המיעון היא [Rn] כלומר Mem[Rn]. מותר משמש כמצביע לזיכרון. שיטת מיעון זו מותרת אך ורק בפקודות add, sub) ALU וכו'). מותר להשתמש Rn בשיטה זו עבור אופרנד היעד, ועבור אופרנד מקור אחד לכל היותר. למשל, הפקודות הבאות הינן חוקיות:

```
Add $s1, $s2, ($s3) \\ $s1 = $s2+Mem[$s3]

Add $s1, ($s2), $s3 \\ $s1 = Mem[$s2]+$s3

Add ($s1), $s2, $s3 \\ Mem[$s1] = $s2+$s3

Add ($s1), ($s2), $s3 \\ Mem[$s1] = Mem[$s2]+$s3

Add ($s1), $s2, ($s3) \\ Mem[$s1] = $s2+Mem[$s3]
```

אבל הפקודה Add \$\$1, (\$\$2), (\$\$3) והפקודה (\$\$1), (\$\$2), (\$\$3) והפקודה Add \$\$1, (\$\$2), (\$\$3) אינן חוקיות. נרצה לממש את כל Single-Cycle Mips- פנוי כלשהו).

סמנו את התשובה הנכונה הראשונה מבין התשובות הבאות לגבי מימוש הפקודות הנ"ל כאשר כל פקודה ממומשת **כפקודה יחידה** (ולא כפסאודו פקודה):

- 1) המימוש אפשרי באמצעות שינויים בבקר בלבד.
- .2) המימוש אפשרי באמצעות שינויים בבקר ובחוטים במסלול הנתונים בלבד.
- 3) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת/הרחבת בוררים במסלול הנתונים.
  - 4) המימוש אפשרי באמצעות כל השינויים לעיל + <u>הוספת MEM</u> למסלול הנתונים.
    - 5) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת ALU למסלול הנתונים.
- 6) המימוש כפקודה אחת אינו אפשרי ב-Single-Cycle Mips בעזרת השינויים מתשובות 1-5.

#### <u>נימוק:</u>

ג. גורי ניסה לממש את שיטת המיעון מסעיף ב' בתור פקודה יחידה במעבד, ונתקל בכמה קשיים. אסי הציע לממש אותה בתור **פסאודו-פקודה.** גורי לא יודע באיזו דרך מימוש לבחור, מה שגורם לו להיות מתוסכל, ולכן הוא פונה אליכם לעזרה. ממשו את \$\$, \$\$(\$\$s1), \$\$ בתור **פסאודו-פקודה** שמורכבת משלוש פקודות מכונה. הפקודות יכולות לשנות כל רגיסטר שאינו \$\$2, \$\$\$.




## Single-Cycle MIPS – 5 שאלה

:בשאלה זו שלושה סעיפים <u>בלתי-תלויים</u>. כולם עוסקים בפקודת אסמבלי חדשה, Iti, שתוגדר באופן הבא Iti Rj, Rk, constant

הסמנטיקה של הפקודה היא:

Rj ← constant Rk ← constant + 4

. ביט. ברוחב 16 ביט. j  $\neq$  k מספר (חיובי, שלילי, או אפס) ברוחב 16 ביט. j  $\neq$  k הניחו

- א. מעוניינים לממש את Iti על Single-Cycle MIPS כ<u>פקודת מכונה (אחת)</u>. סמנו את התשובה הנכונה הראשונה מבין התשובות הבאות:
  - .1) המימוש אפשרי באמצעות שינויים בבקר בלבד.
- . המימוש אפשרי באמצעות שינויים בבקר ובחוטים במסלול הנתונים בלבד.
- 3) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת/הרחבת בוררים במסלול הנתונים.
  - 4) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי מבנה הזיכרון במסלול הנתונים.
  - 5) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי <u>מבנה ה-ALU</u> במסלול הנתונים.
- 6) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי מבנה קובץ הרגיסטרים במסלול הנתונים.
  - 7) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת ALU למסלול הנתונים.
    - .Single-Cycle MIPS המימוש כפקודת מכונה אחת אינו אפשרי ב-(8
    - ב. מעוניינים לממש את Iti על Multi-Cycle MIPS כ<u>פקודת מכונה (אחת)</u>. סמנו את התשובה הנכונה הראשונה מבין התשובות הבאות:
      - 1) המימוש אפשרי באמצעות שינויים בבקר בלבד.
    - .2) המימוש אפשרי באמצעות שינויים בבקר ובחוטים במסלול הנתונים בלבד.
  - 3) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת/הרחבת בוררים במסלול הנתונים.
    - 4) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי מבנה הזיכרון במסלול הנתונים.
    - 5) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי מבנה ה-ALU במסלול הנתונים.
- 6) המימוש אפשרי באמצעות כל השינויים לעיל + שינוי <u>מבנה קובץ הרגיסטרים</u> במסלול הנתונים. 7) המימוש אפשרי באמצעות כל השינויים לעיל + הוספת ALU למסלול הנתונים.
  - .Multi-Cycle MIPS- המימוש כפקודת מכונה אחת אינו אפשרי (8
- ג. ממשו את Iti כ<u>פסאודו-פקודה</u> (עם הפרמטרים Rj, Rk, constant) באמצעות רצף של **שתי פקודות מכונה סטנדרטיות** שנלמדו בתרגול MIPS ISA) 7):

## Single vs. Multi – 6 שאלה

א. בסעיף זה נבדוק את היעילות של מימוש <u>פקודות מכונה</u> ו<u>פסאודו-פקודות</u> על מימושים שונים של מעבד ה-MIPS.

מחזורי השעון של Single-Cycle MIPS ושל Multi-Cycle MIPS הם באורכים **שונים** זה מזה. כדי לדעת מהו משך הזמן <u>בפועל</u> לביצוע כל פקודה, נרצה למצוא את משך מחזור השעון.

נניח שההשהייה של כל אחת מיחידות החישוב ה"ארוכות" שווה ל-**T**. כלומר, נדרש זמן T כדי לבצע <u>כל אחת</u> מהפעולות הבאות: (1) קריאה/כתיבה מקובץ הרגיסטרים, (2) קריאה/כתיבה מהזיכרון (מכל אחד מסוגי הזיכרונות: פקודות, נתונים, או משולב), ו-(3) חישוב ב-ALU.

כתבו בטבלה הבאה את משך הביצוע, הנמדד <u>בכפולות של T,</u> של פקודות המכונה ושל הפסאודו-פקודות הבאות בכל אחד מארבעת המימושים המופיעים בטבלה:

משך ביצוע הפקודה Multi- במימוש Cycle MIPS	משך ביצוע הפקודה במימוש -Single Cycle MIPS	פקודת המכונה / הפסאודו-פקודה
		add \$t1, \$t0, \$s1
		beq \$s0, \$s1, label
		sw \$t1, -3(\$s3)
		li \$t5, 8398
		lw \$s5, 50(\$t0)
		addi \$t2, \$t1, -16
		li \$s0, 1051000

.דורש **4 מחזורי שעון** Multi-Cycle MIPS או שביצוע פקודת המכונה lui (לא lui) על

### <u>שימו לב:</u>

- כאשר מבקשים לחשב את משך הביצוע של <u>פסאודו-פקודות,</u> עליכם לתרגם אותן למספר המינימלי האפשרי
   של פקודות מכונה ולחשב את משך הביצוע <u>הכולל</u> של פקודות המכונה.
- ישנן פסאודו-פקודות שניתנות לביצוע ללא פיצול לשתי פקודות מכונה (ומעלה)! במקרים כאלה עליכם לתרגם אותן לפקודת מכונה אחת בלבד.
  - כל המספרים בפקודות האסמבלי שבטבלה נכתבים בבסיס <u>עשרוני</u>.
    - פקודות האסמבלי שבטבלה <u>אינן תלויות זו בזו</u>.

- ב. במחשב Multicycle MIPS שנלמד בכיתה, חלה טעות במימוש הבקר. בעקבות טעות זאת אותות הבקרה MemWrite ו-MemWrite הוחלפו ביניהם. נגדיר "ריצה תקינה" בתור כזאת שמבצעת את הפעולות שנכתבו בתוכנית בתכנית המקורית. בחר בטענה הנכונה:
  - 1) כל תכנית שאינה כוללת lw/sw תרוץ באופן תקין, ללא כל שינוי.
  - 2) ניתן לשנות כל תכנית שכוללת lw אך לא sw) כך שתרוץ באופן תקין.
  - ניתן לשנות כל תכנית שכוללת sw אך לא שרוץ באופן תקין. (3
    - 4) ניתן לשנות כל תכנית כך שתרוץ באופן תקין.
    - 5) אף תכנית לא ניתנת לשינוי כך שתרוץ באופן תקין.
  - לערכו MemWrite לסעיף קודם, במסגרת תיקון לבקר, הצליח מהנדס להחזיר את אות הבקרה MemWrite לערכו התקין, אבל MemRead עתה מקבל את ערכו של הסיגנל
    - 1) כל תכנית שאינה כוללת j תרוץ באופן תקין.
    - 2) כל תכנית שאינה כוללת sw תרוץ באופן תקין.
    - 3) כל תכנית שאינה כוללת lw כל תכנית שאינה
      - 4) כל תכנית תרוץ באופן תקין.
    - 5) אף תכנית לא ניתנת לשינוי כך שתרוץ באופן תקין.