

**PROIECT DE DIPLOMĂ**

**Conducător științific:**

**Prof. Dr. Ing. Dan Nicula**

**Absolvent:**

**Laszlo Zsolt**

**BRAȘOV, 2025**

**Departamentul Electronică și Calculatoare**

**Programul de studii: Calculatoare**

***LASZLO Zsolt***

Mediu de verificare a unui controller I2C configurabil prin APB utilizând UVM

**Conducător științific:**

Prof. Dr. Ing. Dan Nicula

Brașov, 2024

|  |  |
| --- | --- |
| **FIȘA PROIECTULUI DE DIPLOMĂ** | |
| Universitatea Transilvania din Brașov | Proiect de diplomă nr. .......... |
| Facultatea de Inginerie Electrică și Știința Calculatoarelor |
| Departamentul de Electronică și Calculatoare | Viza facultății |
| Programul de studii:  **Calculatoare** | Anul universitar:  2024 – 2025 |
| Candidat:  **Zsolt LASZLO** | Promoția:  2025 |
| Conducător științific:  **Prof. Dr. Ing. Dan Nicula** |  |
| **PROIECT DE DIPLOMĂ** | |
| Titlul lucrării*:* *Mediu de verificare a unui controller I2C configurabil prin APB utilizând UVM* | |
| Problemele principale tratate:   1. Studiul structurii unui mediu de verificare UVM 2. Implementarea unor componente cât mai configurabile și complete 3. Definirea acoperirii funcționale specifice protocoalelor specifice de comunicații 4. Testarea integrității mediului de verificare | |
| Locul şi durata practicii: | |
| Bibliografie:   1. .......................... 2. .......................... 3. ........................... | |
| Aspecte particulare:  - ............................................................;  - ...........................................................  (desene, aplicații practice, metode specifice etc.) | |
| Primit tema la data de: .............................................. | |
| Data predării lucrării: ................................................. | |
| Director departament, Conducător științific,  *Titulatura. Numele și prenumele Titulatura. Numele și prenumele* | |
| Candidat,  *Numele și prenumele* | |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **PROIECT DE DIPLOMĂ – VIZE** | | | | | |
| Data vizei | Capitole/ problemele analizate | | | | Semnătura conducătorului științific |
|  | ..... | | | |  |
|  | ..... | | | |  |
|  | ..... | | | |  |
|  | ...... | | | |  |
|  | **Verificare procentaj similaritate Turnitin (total ≤15%și o singura sursa ≤5%)** | | | |  |
| **APRECIEREA ŞI AVIZUL CONDUCĂTORULUI ȘTIINȚIFIC** | | | | | |
| (*aprecierea lucrării/ proiectului se face prin raportare la cerințele privind elaborarea şi redactarea stabilite pe PS/ facultate; pot fi utilizate instrumente de evaluare, grile cu criterii unitare de apreciere adoptate de facultate/ departament*) | | | | | |
| Data:  ................................ | | ADMIS pentru susținere/ RESPINS | | Conducător științific  *Titulatura. Numele și prenumele*  *...............................(semnatura)* | |
| **AVIZUL DIRECTORULUI DE DEPARTAMENT** | | | | | |
| Data:  ................................ | | ADMIS pentru susținere/ RESPINS | | Director departament,  *Titulatura. Numele și prenumele*  *..............................(semnatura)* | |
| **SUSȚINEREA PROIECTULUI DE DIPLOMĂ** | | | | | |
| Sesiunea: ................................. | | | | | |
| Rezultatul  susținerii | | | PROMOVAT cu media: | | |
| RESPINS **cu** refacerea lucrării | | |
| RESPINS **fără** refacerea lucrării | | |
| Președinte de comisie,  *Titulatura. Numele și prenumele*  *.................................(semnatura)* | | | | | |

F04-PS7.6-01/ed.2,rev.2

**Cuprins**

Cuprins

[Lista de figuri, tabele și coduri sursă 7](#_Toc200480027)

[Lista de acronime 8](#_Toc200480028)

[1 Introducere 9](#_Toc200480029)

[1.1 Tema proiectului 9](#_Toc200480030)

[1.2 Scopul 9](#_Toc200480031)

[1.3 Obiective 10](#_Toc200480032)

[1.3.1 Verificarea funcționalității 10](#_Toc200480033)

[1.3.2 Acoperire funcțională 10](#_Toc200480034)

[1.3.3 Acoperire de cod 10](#_Toc200480035)

[1.4 Stagiul actual al proiectului 10](#_Toc200480036)

[2 Metodologia de verificare și protocoalele de comunicații 11](#_Toc200480037)

[2.1 UVM – Structură și specificații 11](#_Toc200480038)

[2.1.1 Componentele principale UVM 11](#_Toc200480039)

[2.1.2 Fazele unei simulări în UVM 12](#_Toc200480040)

[2.1.3 Modelul de regiștrii UVM 12](#_Toc200480041)

[2.2 Protocolul APB 13](#_Toc200480042)

[2.2.1 Tipuri de tranzacții APB 13](#_Toc200480043)

[2.3 Protocolul I2C 15](#_Toc200480044)

[2.3.1 Condiția repeated start 16](#_Toc200480045)

[2.3.2 Clock stretching 16](#_Toc200480046)

[2.3.3 Arbitrare între 2 masteri 16](#_Toc200480047)

[3 Specificațiile sistemului verificat 18](#_Toc200480048)

[3.1 Structura regiștrilor 18](#_Toc200480049)

[3.2 Atribute specifice I2C ale sistemului 19](#_Toc200480050)

[3.2.1 Modul master 19](#_Toc200480051)

[3.2.2 Modul slave 20](#_Toc200480052)

[3.3 Fluxul unui transfer 20](#_Toc200480053)

[4 Structura mediului de verificare 21](#_Toc200480054)

[4.1 Interfețe 22](#_Toc200480055)

[4.2 Agentul APB 23](#_Toc200480056)

[4.2.1 Interfața virtuală 23](#_Toc200480057)

[4.2.2 Tranzacția 23](#_Toc200480058)

[4.2.3 Sequencer 23](#_Toc200480059)

[4.2.4 Driver 23](#_Toc200480060)

[4.2.5 Monitor 23](#_Toc200480061)

[4.2.6 Coverage 23](#_Toc200480062)

[4.3 Agenții I2C 23](#_Toc200480063)

[4.3.1 Interfața virtuală 23](#_Toc200480064)

[4.3.2 Tranzacția 23](#_Toc200480065)

[4.3.3 Sequencer 23](#_Toc200480066)

[4.3.4 Driver 23](#_Toc200480067)

[4.3.5 Monitor 23](#_Toc200480068)

[4.3.6 Coverage 23](#_Toc200480069)

[4.4 Agentul IRQ 23](#_Toc200480070)

[**4.4.1** **Monitor** 23](#_Toc200480071)

[4.5 Virtual sequencer 24](#_Toc200480072)

[4.6 Scoreboard 24](#_Toc200480073)

[4.6.1 Verificarea funcționalității 24](#_Toc200480074)

[4.6.2 Acoperire functională 24](#_Toc200480075)

[4.7 Reg model 24](#_Toc200480076)

[4.7.1 Adapter 24](#_Toc200480077)

[4.7.2 Predictor 24](#_Toc200480078)

[4.8 Secvențe 24](#_Toc200480079)

[4.9 Test 24](#_Toc200480080)

[4.10 Top 24](#_Toc200480081)

[5 Scripturi de rulare a testelor 25](#_Toc200480082)

[6 Bibliografie 26](#_Toc200480083)

[Rezumat 27](#_Toc200480084)

[Abstract 28](#_Toc200480085)

[Anexa 1 29](#_Toc200480086)

[Anexa 2 30](#_Toc200480087)

[Anexa 3 32](#_Toc200480088)

[DECLARAȚIE PRIVIND ORIGINALITATEA 34](#_Toc200480089)

# Lista de figuri, tabele și coduri sursă

FIGURI

Figura # Schema bloc a funcționării modelului de regiștrii

Figura # Formele de undă a tranzacției de scriere APB

Figura # Formele de undă a tranzacției de citire APB

Figura # Dispozitive legate la magistrala I2C

Figura # Formele de undă a unui transfer prin I2C

Figura # Exemplu de condiție de repeated-start [8]

Figura # Schema bloc a mediului de verificare

TABELE

Tabelul # Regiștrii dispozitivului

CODURI SURSĂ

Codul # Exemplu de SVA

# Lista de acronime

AMBA – Advanced Microcontroller Bus Arhitecture

APB – Advanced Peripheral Bus;

CFG - Configuration

DUT – Design/Device Under Test;

FIFO – First In First Out

I2C – Inter-Integrated Circuit;

IRQ – Interrupt Request

RTL – Register Transfer Level

RX – Receive

SCL – Serial clock

SDA – Serial data

SVA – SystemVerilog Assertion

TLM – Transaction Level Modeling

TX – Transmit

UVM – Universal Verification Methodology;

# Introducere

|  |
| --- |
| **Tema proiectului**  **Scopul**  **Obiective**  **Stagiul actual** |

## Tema proiectului

Tema proiectului este realizarea unui mediu cât mai parametrizabil de verificare pentru un sistem de transmisie-recepție I2C având regiștrii de configurare accesibili prin protocolul APB. Acest sistem transmite date dintr-o memorie FIFO prin protocolul I2C și în direcție inversă, suportând configurații de tip (Master / Slave), frecvența de transmisie, adresa țintă sau de dispozitiv. Dispozitivul generează o întrerupere mascabilă în momentul finalizării transferului prin I2C, semnalând eventualele erori întâmpinate pe parcursul transferului.

Procesul de verificare este bazat pe stimuli generați si transmiși către DUT, monitorizarea, colectarea și verificarea tranzacțiilor specifice protocolului respectiv de comunicare, ulterior trimiși către monitorul global numit si scoreboard pentru a verifica integritatea datelor si caracteristice specifice sistemului verificat.

## Scopul

Verificarea în circuitele integrate este asigurarea că sistemul proiectat se comportă corespunzător cerințelor și specificațiilor date [1], proces ce consumă timp semnificativ în dezvoltarea circuitelor integrate, prin urmare se dorește a avea componente cat mai versatile, reutilizabile si parametrizabile întrucât să se reducă timpul de dezvoltare a mediilor de verificare.

Componentele de verificare aparținătoare protocoalelor specifice de comunicații APB respectiv I2C sunt realizate astfel încât să fie universale și complete, nefiind dependente de DUT, putând fi folosite ulterior in proiecte viitoare. Fiecare componenta specifică protocolului său este responsabilă de verificarea integrității semnalelor de control, semnalarea erorilor și extragerea acoperirii funcționale specifice protocolului respectiv, astfel reducând complexitatea monitorului global și focusarea acestuia pe atributele specifice sistemului verificat.

## Obiective

Dezvoltarea unui mediu de verificare pentru un circuit integrat se poate despărții în mai multe etape, printre primele fiind analiza specificațiilor dispozitivului și crearea unui plan de acțiune. În acest plan se definesc caracteristicile dispozitivului ce se doresc a fi testate, acoperirea funcțională pentru asigurarea că DUT-ul a fost testat în fiecare stare/ipostază dorită și scenariile de verificare prin care dorim să ducem dispozitivul la limitele acestuia.

Prin dezvoltarea metricilor respectivi se creează o imagine de ansamblu a mediului de verificare și specificațiilor acestuia înainte de a-l construi. Acest lucru este benefic inginerilor de verificare întrucât cunoscând caracteristicilor necesare pentru verificarea eficientă a dispozitivului, implementarea mediului devine semnificativ mai ușoară.

### Verificarea funcționalității

### Acoperire funcțională

Acoperirea funcțională este o metrică definită de către inginerul de verificare ce măsoară procentajul obiectivelor de verificare atinse pe parcursul simulării.

### Acoperire de cod

## Stagiul actual al proiectului

Performace improovement duet o UVM  
comparison with systemverilog

# Metodologia de verificare și protocoalele de comunicații

|  |
| --- |
| **UVM – Structură și specificații**  **Protocolul APB**  **Protocolul I2C** |

## UVM – Structură și specificații

Odată cu dezvoltarea rapidă a industriei semiconductoarelor și a tehnologiei de proiectare a circuitelor integrate, complexitatea circuitelor crește făcând verificarea acestora din ce în ce mai dificilă. Conform statisticilor aproximativ 70% din timpul consumat pentru dezvoltarea unui circuit integrat este consumat de verificare, fapt ce face ca metodele tradiționale de verificare să nu fie suficiente cerințelor actuale [2].

UVM este o bibliotecă ce extinde limbajul SystemVerilog aducând clase, metode și structuri de date predefinite într-un mod ierarhic bazat pe conceptul programării orientate pe obiecte (OOP) simplificând dezvoltarea mediului de verificare având un șablon pentru structura acestuia. Arhitectura ierarhică este împărțită în 4 nivele: nivelul de test, nivelul secvență, nivelul de driver și monitorizare, și nivelul de DUT [3].

### Componentele principale UVM

1. **Agent:** Agentul UVM se comportă ca o interfață între DUT și mediul de verificare. Are ca și rol executarea și monitorizarea transferurilor de date prin interfața și protocolul specific asignat lui si trimiterea acestora către scoreboard.
2. **Scoreboard:** Este un monitor global care colectează tranzacțiile de la fiecare agent și verifică integritatea și comportamentul sistemului verificat asigurându-se că acesta respectă cerințele proiectantului. De asemenea eșantionează tipurile de tranzacții și modul în care DUT-ul a fost configurat pentru a crea un raport de acoperire funcțională care va fi salvat la finalul unei simulări.
3. **Environment:** Este mediul unde sunt create, configurate și conectate componentele de verificare (agenții și monitorul global) asigurând liniile de comunicare între acestea utilizând porturi TLM.
4. **Sequencer:** Arbitrează, randomizează și lansează secvențe către driverul agentului corespunzător ca acesta să execute tranzacțiile indicate. Comunicarea cu driverul este una bidirecțională, sequencer-ul așteaptă ca driverul să specifice când este eligibil pentru a executa o tranzacție nouă.
5. **Test:** Aflat în vârful ierarhiei mediului de verificare, este responsabil de configurarea specifică a întregului mediu pentru a satisface scenariile ce necesită a fi verificate prin intermediul secvențelor.

### Fazele unei simulări în UVM

O caracteristică a simulării folosind UVM este că simularea este despărțită in mai multe faze ce se parcurg secvențial. Fazele principale ale simulării in ordine de execuție sunt următoarele:

1. **Build phase:** se execută la începutul simulării, creând si configurând obiectele și componentele necesare executării testului respectiv. Se execută in stil top-down, din componenta test se creează componenta environment, din environment se creează agenții și așa mai departe din vârful ierarhiei în jos.
2. **Connect phase:** fază se realizează conexiunile dintre componente, se creează canalele TLM și se setează pointerii resurselor comune ale componentelor. Această fază se execută in ordine inversă față de build phase, adică de jos în sus ierarhic.
3. **Run phase:** se generează și se transmit stimulii către DUT, se monitorizează integritatea transferurilor, se semnalează eventualele erori întâmpinate pe parcurs și se eșantionează acoperirea funcțională si cea de cod. În această fază are loc verificarea propriu zisă, fiind singura fază care consumă timp de simulare.
4. **Report phase:** se execută la sfârșitul simulării și are ca scop raportarea numărului de erori întâmpinate pe parcurs, verificarea dacă DUT-ul a picat testul rulat și în caz contrar salvarea acoperirii funcționale și de cod într-o bază de date.

### Modelul de regiștrii UVM

Librăria UVM are la îndemână un model de regiștrii care permite inginerului de verificare să creeze o clonă high-level a regiștriilor din DUT, ușurând metodologia de verificare și acoperirea funcțională. Structura de date este configurabilă ca si lățime, acces și valoare inițială și permite structurarea acesteia în mai multe câmpuri accesibile independent.

Acest model vine cu un adaptor de magistrală care translatează tranzacția executată pe interfața cu DUT-ul și actualizează valoarea clonei high-level pe parcursul simulării, astfel încât valoarea scrisă in regiștrii DUT-ului să fie identici cu valoare din model. În cazul în care accesul regiștriilor din DUT este limitat doar la citire, modelul permite prezicerea valorii lor după caz. În momentul citirii unui registru modelul compară automat valoarea citită din design cu valoarea din model sau valoarea prezisă, semnalând ca și eroare diferența valorilor [4].

Modelul de regiștrii se poate lega și la sequencer-ul unui agent pentru a lansa secvențele de scriere și citire utilizând metodele predefinite ale modelului.

A diagram of a software system

AI-generated content may be incorrect.


Figura X Schema bloc a funcționării modelului de regiștrii

## Protocolul APB

APB este un protocol de comunicații de cost și complexitate redusă, dezvoltat de către ARM, făcând parte din grupul AMBA. Protocolul este unul sincron half-duplex, nesuportând pipelining-ul și fiecare tranzacție durează cel puțin 2 perioade de ceas. Interfața a fost creată cu scopul de accesarea regiștrilor de control a dispozitivelor periferice [5].


### Tipuri de tranzacții APB


Figura X ilustrează tranzacțiile de scriere APB. Tranzacția poate fi despărțită în două faze: faza de setup și faza de acces. În faza de setup se pun datele și adresa pe magistralele corespunzătoare, se pune semnalul PWRITE în 1 logic alături de semnalul PSEL, indicând începerea comunicației cu dispozitivul selectat. Faza de acces constă în punerea semnalului PENABLE în 1 logic și așteptând răspunsul de la periferic, adică semnalul PREADY, însoțit de semnalul PSLVERR în cazul în care s-a detectat o eroare în tranzacție sau lipsit de acesta in cazul efectuării cu succes a transferului. Semnalele de control, adresa și datele de pe magistrale trebuie să fie stabile pe tot parcursul transferului.

A diagram of data processing

AI-generated content may be incorrect.

Figura # Formele de undă a tranzacției de scriere APB

 În figura # se poate observa operația de citire APB. Faza de setup este similară cu cea de la scriere, mai puțin faptul că nu se mai pun date pe magistrala de date de scriere și semnalul PWRITE care de data aceasta este în 0 logic indicând operația de citire dispozitivului. În faza de acces se așteaptă răspunsul perifericului indicând validitatea datelor de pe magistrala de citire sau semnalarea erorii de transfer.

Figura # Formele de undă a tranzacției de citire APB

## Protocolul I2C

I2C este un protocol de comunicații serial sincron pe 2 fire, folosit în dispozitive care operează la o viteză relativ redusă. Comunicarea între dispozitive este inițiată de către master pornind oscilația semnalului de ceas și transmițând adresa slave-ului cu care vrea să inițieze un canal de comunicare pe magistrală urmat de bitul de operație, așteptând semnalarea recepționării acestuia, după care se transmit datele în direcția indicată de către bitul de operație [6].




Figura # Dispozitive legate la magistrala I2C

Adresarea se realizează pe 7 sau 10 biți depinzând de dispozitiv, iar datele se transmit in pachete de câte 8 biți, necesitând câte un semnal de recepționare la fiecare byte transferat. În cazul operației de scriere dispozitivul slave este responsabil pentru semnalarea recepționării, iar in cazul de citire semnalarea recepționării de către master indică și faptul că acesta dorește să continue transferul cu încă un octet.

Starea inițială a semnalelor SCL și SDA este în 1 logic, condiția de începere a unui transfer este frontul negativ al semnalului SDA cât timp SCL se află în 1 logic iar condiția de încheiere este frontul pozitiv al semnalului SDA de asemenea cât timp SCL este în 1 logic. Pe tot parcursul transferului semnalul SDA trebuie comutat doar pe palierul negativ al semnalului de ceas, eșantionarea acestuia având loc pe frontul pozitiv al acestuia. Pe lângă asta semnalul SDA trebuie să fie menținut stabil pe tot parcursul palierului pozitiv al ceasului, excepție fiind condițiile de start si de stop [7].




Figura # Formele de undă a unui transfer prin I2C

### Condiția repeated start

De multe ori în operațiile ce utilizează I2C este necesară scrierea unei comenzi apoi citirea deîndată a răspunsului, dar cum o asemenea operație necesită 2 cadre de transfer există posibilitatea ca un alt master să ocupe magistrala între cele 2 cadre, forțând primul dispozitiv să aștepte eliberarea acesteia, riscând ca datele să nu mai aibă relevanță, neștiind durata timpului până la eliberarea magistralei.

Soluția la problema respectivă este condiția de repeated-start, adică la finalul operației masterul în loc să semnaleze o condiție de stop, acesta indică încă o condiție de start, urmată de adresa si bitul de operație, având control total asupra magistralei și elimină șansa ocupației magistralei de către celelalte dispozitive. Oricâte condiții de start consecutive s-ar pune pe magistrală, la finalul tranzacției se pune doar o singură condiție de stop [8].

Această condiție de repeated-start trebuie suportată de ambele dispozitive care comunică prin magistrala I2C.

Figura # Exemplu de condiție de repeated-start [8]

### Clock stretching

Cum în comunicarea prin I2C masterul este cel care asigură ceasul pe care este sincronizat transferul există posibilitatea ca dispozitivul slave să nu poată ține pasul cu rata de transfer cerută de către master, acesta fiind prea mare [8].

Soluționarea problemei constă în preluarea provizorie a controlului semnalului de ceas SCL și menținerea acesteia în 0 logic de către dispozitivul slave până când acesta este eligibil pentru a transmite sau de recepționa date. Dispozitivul master are ca rol detectarea acestui fenomen și de a aștepta să i se redobândească controlul acestuia asupra semnalului de ceas.

Acest fenomen este independent de direcția transferului, eșantionarea semnalului SDA se va efectua în momentul eliberării ceasului de către slave.

### Arbitrare între 2 masteri

Unele dispozitive I2C master suportă conectarea la magistrală împreună cu alte dispozitive master, fără ca aceștia să interfereze transferurile celorlalte dispozitive, aceștia au denumirea de multimaster.

Multimasterii au atributul de a putea verifica daca magistrala este ocupată de alt dispozitiv și pentru a nu perturba transferul acestuia așteaptă eliberarea magistralei, prin citirea unei condiții de stop de pe aceasta, înainte de a începe transferul propriu.

În cazul in care 2 dispozitive multimaster încep câte o tranzacție în același timp va avea loc o arbitrare astfel: după comutarea semnalului SDA în 1 logic fiecare multimaster citește semnalul pentru a se asigura că într-adevăr semnalul a fost comutat în 1. În caz contrar acesta constată că un alt dispozitiv ține semnalul legat la masă, așadar cedează controlul pe magistrală dispozitivului respectiv iar în funcție de dispozitivul care a pierdut arbitrarea, aceasta poate relua transferul după eliberarea magistralei sau să abandoneze complet tranzacția respectivă.

# Specificațiile sistemului verificat

|  |
| --- |
| **Structura regiștrilor**  **Atribute specifice I2C ale sistemului**  **Fluxul unui transfer** |

## Structura regiștrilor

Comunicarea unității centrale cu controllerul I2C se realizează prin intermediul bancului de registre ale acestuia, accesibili prin protocolul APB. DUT-ul are la dispoziție 9 regișrtii cu lățime de 32 de biți împărțite pe câmpuri, permițând stocarea informațiilor din mai multe surse în același registru. Câmpurile nu sunt accesibile individual, scrierea și citirea trebuie efectuată pe întregul registru decodificând ulterior informația.

Acești regiștrii sunt împărțiți 3 categorii de acces:

* **Regiștrii de date:** registrii prin care unitatea centrală furnizează datele de transmisie sau accesează datele recepționate de către controller.
* **Regiștrii de configurare:** prin acestea se configurează controllerul, indicând caracteristicile transferului I2C. Configurațiile determină modul controllerului (master/slave), adresa țintă și de dispozitiv, frecvența ceasului etc.
* **Regiștrii de status:** accesibili doar prin operația de citire, acestea oferă informații despre fluxul transferului I2C în timp real permițând monitorizarea acestuia de către unitatea centrală.

Tabelul 1.Regiștrii dispozitivului

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Adresa** | **Nume** | **Valoare inițială** | **Acces** | **Descriere** |
| 0x00 | TX\_FIFO\_DATA | 0x00000000 | W | Prin intermediul acestui registru se accesează memoria FIFO de transmitere, umplerea acesteia se realizează prin scrieri repetate în acest registru |
| 0x04 | RX\_FIFO\_DATA | 0x00000000 | R | Prin intermediul acestui registru se accesează memoria FIFO de recepție, citirile repetate incrementează pointerul de adrese al memoriei |
| 0x08 | ADDR | 0x00000000 | RW | Împărțit în 2 câmpuri, acest registru conține adresa țintă de transmisie/recepție în cazul în care controllerul este de tip master și adresa la care răspunde dacă este configurat în mod slave |
| 0x0C | CTRL | 0x00000000 | RW | Registrul de control, prin acesta se indică dispozitivului starea (activ sau pasiv) și numărul de octeți ce se dorește a fi transmise/recepționate pe magistrala I2C în cazul configurării de tip master |
| 0x10 | CMD | 0x00000000 | W | Registrul comandă, acesta este folosit pentru a șterge întreruperea, resetarea pointerilor memoriilor FIFO sau inițierea tranzacției pe magistrala I2C în modul master |
| 0x14 | STATUS | 0x00000000 | R | Acest registru ne indică starea dispozitivului pe parcursul transferului I2C, precum numărul de octeții transmiși/recepționați, dacă s-a pierdut arbitrarea pe magistrală și dacă tranzacția încă este în desfășurare |
| 0x18 | IRQ | 0x00000000 | R | Conține vectorul de întreruperi, acesta necesită a fi citit după apariția întreruperii pentru a lua la cunoștință cauza acestei |
| 0x0C | IRQ\_MASK | 0x00000000 | RW | Conține masca vectorului de întreruperi, fiecare câmp se poate masca independent, 0 logic pe câmpul respectiv reprezintă mascarea întreruperii |
| 0x20 | DIVIDER | 0x0000FFFF | RW | Prin acest registru se setează frecvența ceasului de transmisie I2C printr-o  formulă internă |

Accesarea adreselor nemapate va induce ridicarea semnalului PSLVERR de pe interfața APB iar datele de pe magistrale nu vor fi înregistrate de către sistem. Orice acces de scriere în regiștrii este blocată de către sistem pe tot parcursul unei tranzacții pe magistrala I2C, astfel evitând erorile software ce ar fi putut fi întâmpinate, cum ar fi schimbarea configurațiilor în mijlocul tranzacției.

## Atribute specifice I2C ale sistemului

### Modul master

Modul master al controllerului are anumite atribute ale unui dispozitiv I2C multimaster, dar într-o manieră mai limitată. Acesta verifică magistrala este ocupată de către un alt dispozitiv, și semnalează acest lucru în registrul status, dar așteptarea eliberării acesteia este soluționată prin software, adică nepornind un transfer până la semnalarea eliberării.

Dispozitivul suportă arbitrare, semnalând în registrul de status dacă acesta a fost pierdută. În momentul în care arbitrarea a fost pierdută, transferul este abandonat, necesitând intervenție software pentru a-l relua, însă exista șansa de pierdere a datelor din memoriile FIFO.

Masterul suportă și clock stretching, acesta așteptând eliberarea semnalului SCL de către slave, continuând transferul. Apariția acestui fenomen pe parcursul transferului nu este raportat unității centrale.

### Modul slave

Dispozitivul în modul slave suportă condiția de repeated-start, însă acesta este recepționat ca fiind 2 transferuri separate, ca și cum ar fi înregistrat o condiție de stop înainte de cea de start. O întrerupere va fi generată la finalul primului transfer, necesitând mascarea acesteia sau a citi periodic registrul de status pentru a determina sfârșitul transferului.

## Fluxul unui transfer

Inițierea unui transfer de date pe magistrala I2C de către controller se face în primul rând prin configurarea acestuia în modul și configurațiile de funcționare dorite, prin scrierea acestora în regiștrii corespunzători.

În cazul în care dispozitivul a fot configurat ca să transmită date, pe magistrala I2C vor ajunge datele stocate în memoria FIFO de transmitere încărcată de către unitatea centrală prin scrierea acestora la adresa registrului TX, iar în cazul în care controllerul recepționează date, acesta le va stoca într-o memorie FIFO similară cu cea te transmisie accesibil prin citirea repetată a registrului RX.

Finalul tranzacției pe magistrala I2C, golirea memoriei de recepție sau umplerea memoriei de transmisie generează o întrerupere care poate fi mascată. Generarea întreruperii indică schimbarea unui câmp din registrul care conține vectorul de întreruperi. Citind acest registru se poate afla cauza apariției întreruperii generate de către dispozitiv. Cauzele ce țin de transferul prin I2C sunt: cererea de transfer nu a fost acceptată de către slave, semnalarea nerecepționării datelor de către slave, încercarea de a citi din memoria goală, încercarea de a scrie într-o memorie plină sau decurgerea cu succes a transferului.

# Structura mediului de verificare

Caracteristica principală a mediului de verificare este modularitatea, fiecare componentă având rolul și funcționalitățile proprii, simplificând implementarea. Structura mediului are la bază șablonul ierarhic oferit de biblioteca UVM, cu mici alterații specifice, pentru a păstra integritatea modularității.

Componentele active ale mediului pot fi configurate prin intermediul bazei de date de configurații uvm\_config\_db din biblioteca UVM. Acesta este încărcată la începutul simulării, de sus în jos din punct de vedere ierarhic pentru a asigura distribuirea configurațiilor componentelor înainte ca acestea să fie create. Fiecare componentă configurabilă prin această bază de date o accesează în build\_phase, citind parametrii necesari configurării și oprind simularea în cazul întâmpinării lipsei configurațiilor sau incompatibilitatea acestora.




Figura # Schema bloc a mediului de verificare

În figura # se poate observa schema bloc a mediului de verificare, conexiunile și domeniul lor de aplicare. Componenta responsabilă pentru semnalelor de ceas și reset asincron nu sunt prezente în diagramă, prezența ei fiind subînțeleasă prin sincronitatea protocoalelor de comunicații.

În următoarele subcapitole se vor prezenta specificațiile, scopul și aplicabilitatea componentelor ce alcătuiesc mediul.

## Interfețe

Noțiunea de interfață în SystemVerilog se referă la încapsularea datelor și a anumitor funcționalități ce aparțin unui anumit protocol. Interfețele din mediul de verificare sunt responsabile de asigurarea unui canal de comunicare între mediu și DUT, și menținerea integrității protocolului utilizat.

Interfețele au ca și intrare semnalele sistemului (ceas și reset), permițând sincronizarea acestuia cu componentele de verificare și dispozitivul verificat. Această sincronizare se realizează prin intermediul clocking block-urilor, restricționând momentul comutării semnalelor (în cazul nostru pe frontul pozitiv al ceasului de sistem), permiterea introducerii unui timp de propagare și asigurând direcția semnalelor (intrarea sau ieșire).

//master clocking block

clocking mst\_cb @(posedge pclk);

input prdata ;

input pready ;

input pslverr;

output psel ;

output penable;

output pwrite ;

output paddr ;

output pwdata ;

endclocking: mst\_cb

Codul # Exemplu clocking block pentru interfața APB master

Asigurarea integrității protocolului se realizează prin intermediul aserțiilor (SVA), monitorizând semnalele din interfața respectivă pe tot parcursul simulării, asigurându-se că semnalele se comportă conform protocolului utilizat și semnalarea erorilor in caz contrar. Proprietățile ce trebuise respectate de semnalele interfeței sunt definite de către utilizator, inclusiv gradul de severitatea a violărilor de protocol sau momentul eșantionării semnalelor.

property not\_unknown(signal,dsbl);

@(posedge pclk) disable iff(dsbl)

!$isunknown(signal);

endproperty

assert property (not\_unknown(psel,~preset\_n)) else $error("PSEL must not be unknown while reset is not asserted" );

Codul # Exemplu de SVA

În fragmentul de cod # se poate observa proprietatea not\_unknown ce funcționează similar cu o funcție cu 2 parametrii. Cuvântul cheie assert urmat de proprietatea ”not\_unknown” atribuie proprietatea descrisă parametrilor săi pe tot parcursul simulării, afișând mesajul de eroare din funcția de sistem $error în cazul in care semnalele nu îndeplinesc proprietatea respectivă. Eșantionarea are loc la fiecare front pozitiv al semnalului de ceas, indicat de structura @(posedge pclk).

## Agentul APB

### Interfața virtuală

### Tranzacția

### Sequencer

### Driver

### Monitor

### Coverage

## Agenții I2C

### Interfața virtuală

### Tranzacția

### Sequencer

### Driver

### Monitor

### Coverage

## Agentul IRQ

* + 1. **Monitor**

## Virtual sequencer

## Scoreboard

### Verificarea funcționalității

### Acoperire functională

## Reg model

### Adapter

### Predictor

## Secvențe

## Test

## Top

# Scripturi de rulare a testelor

# Bibliografie

[1] Kropf, Thomas. *Introduction to formal hardware verification*. Springer Science & Business Media, 1999.

[2] D. Wang, J. Yan and Y. Qiao, "Research on Chip Verification Technology Based on UVM," 2021 6th International Symposium on Computer and Information Processing Technology (ISCIPT), Changsha, China, 2021, pp. 117-120

[3] S. N. Chauhan and G. K. Andurkar, "Development of UVM Testbench for I3C protocol," 2023 14th International Conference on Computing Communication and Networking Technologies (ICCCNT), Delhi, India, 2023, pp. 1-4

[4] A. Jain and R. Gupta, "Scaling the UVM\_REG Model towards Automation and Simplicity of Use," 2015 28th International Conference on VLSI Design, Bangalore, India, 2015, pp. 164-169

[5] armDeveloper. *AMBA APB Protocol Specification*. <https://developer.arm.com/documentation/ihi0024/c/>

[6] P. Bagdalkar and L. Ali, "Hardware Implementation of I2C Controller on FPGA and Validation Through Interfacing with Low-Cost ADC," 2020 Fourth International Conference on Inventive Systems and Control (ICISC), Coimbatore, India, 2020, pp. 887-891

[7] I2C-bus specification and user manual" (UM10204) by [NXP Semiconductors](https://www.nxp.com/docs/en/user-guide/UM10204.pdf)

[8] I²C‑Bus.org. (n.d.). *I²C – What’s That?* In *I²C‑Bus.org*. Retrieved June 8, 2025, from <https://www.i2c-bus.org>

[9] IEEE Computer Society. (2018, February 22). \*IEEE Standard for SystemVerilog – Unified Hardware Design, Specification, and Verification Language\* (IEEE Std 1800‑2017). IEEE.

# Rezumat

(o descriere sumară, în limba română, a principalelor aspecte tratate în proiect – maxim 300 de cuvinte)

# Abstract

(short description, in english, of main aspects treated in the project)

# Anexa 1

UNIVERSITATEA Transilvania din braşov

FACULTATEA \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Cerere de înscriere la examenul de \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

I. Date personale ale candidatului/ candidatei comunicate în scopul prelucrării necesare pentru organizarea examenului de finalizare studii

1. Date privind identitatea persoanei

Numele de naştere:\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ Numele (dacă este cazul):\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Prenumele: \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ CNP \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

2. Sexul: 🞏Feminin 🞏 Masculin

3. Data şi locul naşterii:

Ziua / luna / anul \_\_\_\_\_\_\_\_ /\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ / \_\_\_\_\_\_\_\_\_\_

Locul (localitate, județ, țara) \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ / \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_/ \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

4. Prenumele părinților:

Tata: \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_Mama:\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

5. Domiciliul stabil: Localitatea \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_, jud. \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_Cod poştal \_\_\_\_\_\_,

str. \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ nr.\_\_\_, bloc \_\_\_, sc.\_\_, et. \_\_, ap.\_\_,

Telefon \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_, mail \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

II. Date privind şcolarizarea

6. Sunt absolvent(ă) promoția: \_\_\_\_\_\_ / \_\_\_\_\_\_\_ (anul înmatriculării / anul absolvirii)

7. Mențiuni privind şcolarizarea: \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

8. Programul de studii \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

9. Durata studiilor \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

10. Forma de învățământ absolvită: 🞏IF 🞏IFR 🞏ID

🞏Fără taxă 🞏 Cu taxă

11. Solicit înscrierea la examenul de \_\_\_\_\_\_\_\_\_\_, sesiunea \_\_\_\_\_\_\_\_\_\_\_\_\_\_ anul \_\_\_\_\_\_\_\_\_\_

12. Lucrarea/ Proiectul de \_\_\_\_\_\_\_\_\_\_pe care o susțin are următorul titlu:\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

13. Conducător ştiințific:\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

14. Susțin examenul de \_\_\_\_\_\_\_\_\_\_\_\_(pentru prima oară, a doua oară - dupăcaz) \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_.

15. Menționez că sunt de acord cu afişarea rezultatelor examenului conform art.15 alin.9/art.18 alin.9 din OMENCS nr.6125/2016 modificat prin OMEN nr.5643/2017.

SEMNĂTURA, Verificat,

Secretar facultate

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

(*numele şi prenumele, semnătura*) F05-PS 7.6-01/ed.2,rev.2

# Anexa 2

Dosar de înscriere la examenul de diplomă/disertație

Pentru înscrierea la examenul de licență/ diplomă/ disertație, absolvenții trebuie să depună la secretariat următoarele acte:

1. Cerere de înscriere la examen
2. Declarație pe proprie răspundere privind prelucrarea datelor cu caracter personal în cadrul procedurii de organizare a examenului de licență/diplomă/disertație
3. Certificat de naştere, în copie legalizată sau în copie simplă care a fost certificată „Conform cu originalul” de către persoana autorizată din secretariatul facultății, în baza prezentării actului în original;
4. Certificat de căsătorie (dacă este cazul), în copie legalizată sau în copie simplă care a fost certificată „Conform cu originalul” de către persoana autorizată din secretariatul facultății, în baza prezentării actului în original;
5. Ordin al rectorului de schimbare a numelui absolventului (dacă este cazul);
6. Diplomă de bacalaureat sau echivalentă cu aceasta, în copie legalizată sau în copie simplă, certificată „Conform cu originalul” de către persoana autorizată din secretariatul facultății, în baza prezentării actului în original – pentru examenul de licență/diplomă;
7. Diploma de licență sau diplomă de inginer şi anexa la diplomă, în copie legalizată sauîn copie simplă care a fost certificată „Conform cu originalul” de către persoana autorizată din secretariatul facultății, în baza prezentării actului în original – pentru examenul de disertație;
8. Certificat de competență lingvistică (numai pentru examenul de licență sau de diplomă), eliberat de instituția organizatoare sau de o altă instituție specializată, națională sau internațională, recunoscută de instituția organizatoare.

Pentru absolvenții proprii, competențele lingvistice certificate prin notele din registrul matricol la o limbă străină de largă comunicare internațională sunt recunoscute de Departamentul de Lingvistică teoretică şi aplicată, fără a mai fi necesar un certificat de competență lingvistică ataşat la dosar.

Pentru absolvenții proprii care susțin examenele de licență/diplomă la alte instituții de învățământ superior, precum şi pentru absolvenții altor instituții de învățământ superior care susțin examenele de licență/diplomă la UTBv, existența în dosar a certificatului de competență lingvistică este obligatorie.

1. 2 fotografii color, recente, dimensiunea ¾ cm, pe hârtie fotografică;
2. Carte de identitate sau paşaport, în copie;
3. Copie a Scrisorii de acceptare la studii / Ordinului MEN sau Atestatului de echivalare (dacă este cazul);
4. Chitanța de plată a taxei de examen (dacă este cazul);
5. Declarație pe proprie răspundere privind originalitatea lucrării de licență/ proiectului de diplomă/disertației;

Absolvenții proveniți de la alte instituții de învățământ superior vor depune documentele prevăzute la pt.1-13, la care se adaugă:

1. Suplimentul la diplomă, eliberat de instituția de învățământ de stat sau particular superior absolvită, din care să rezulte, pentru fiecare semestru şi an de studii, disciplinele promovate, numărul de ore prevăzut pentru fiecare curs, aplicații, lucrări practice – separat, forma de verificare (examen, colocviu, proiect, verificare), creditele şi notele obținute. şi o copie a Suplimentului la diplomă, certificată „conform cu originalul” de către facultatea care o eliberează;
2. Adeverință eliberată de instituția de învățământ de stat sau particular superior absolvită, din care să rezulte calitatea de absolvent, întocmită în conformitate cu Ordinul ................................

Documentele se depun la secretariatul facultății într-un dosar plic de carton, pe care se înscriu:

* Numele şi prenumele absolventului;
* Programul de studii
* Facultatea
* Sesiunea
* Promoția

*Notă: Certificarea conformității cu originalul a copiilor după actele de identitate/de stare civilă şi a actelor de studii se face de către angajații desemnați din cadrul facultății, în baza prezentării documentului în original.*

# Anexa 3

**Grila de evaluare a proiectelor de absolvire**

**Atenție!**

Notarea la proiectul de diplomă va cuprinde o notă pentru formatul tipărit al lucrării de diplomă, o notă pentru prezentarea orală și o notă acordată pentru răspunsul la întrebări. Fiecare notă va avea o anumită pondere în nota finală acordată în funcție de comisia de examinare. Pentru partea tipărită a proiectului de diploma comisia de examinare va acorda punctaje conform criteriilor de mai jos în anumite ponderi stabilite de către fiecare comisie de examinare:

1. Fond

1.1.Originalitate

Indicatori de performanță

* Originalitatea ideii proiectului.
* Moduri originale de rezolvare hardware/software/netware.
* Raport între materialul elaborat de student şi material preluat din bibliografie/webografie, etc.

1.2.Nivel ştiințific

Indicatori de performanță

* Claritatea obiectivelor propuse.
* Calitatea documentării stadiului actual în domeniul proiectului.
* Calitatea şi corectitudinea bibliografiei/webografiei.
* Claritatea realizărilor din proiect (existența schemelor explicative).
* Calitatea proiectării hardware/ software/netware.
* Simularea/emularea/experimentarea/testarea-validareasistemelor/proceselor implementate.
* Relevanța concluziilor în urma realizării proiectului.

1.3.Complexitate

Indicatoride performanță

* Gradul de complexitate al realizării hardware/software/netware.
* Gradul de adâncime al realizării (proiect complet nou sau dezvoltare pornind de la un proiect/concept anterior).
* Complexitatea simulărilor/experimentelor(program de simulare utilizat, gradul de precizie al simulării, rezultate obținute).

1.4.Nivel de implementare

Indicatoride performanță

* Gradul definalizare în raport cu obiectivele propuse.
* Complexitatea funcționalității
* Demonstrarea funcționalității,punere în funcțiune a machetei sau aparatajului, rularea unor programe, etc.

**Verificare antiplagiat**

* **Nu sunt acceptate lucrări cu procent de similaritate Turnitin general mai mare de 15%.**
* **Nu sunt acceptate lucrări cu procent de similaritate Turnitin mai mare de 5% dintr-o singură sursă.**
* **Viza coordonatorului pentru antiplagiat pe baza raportului Turnitin este obligatorie în ultima casetă de vize din fișa proiectului.**

2.Formă

Indicatoride performanță

* Forma grafică în ansamblu, calitateafigurilor, calitatea prezentărilor multimedia.
* Corectitudine în utilizarea limbii române/engleze; traducerea părților de text din figuri în limba română/engleză, cu excepția fișelor de catalog și a altor documente scanate; explicitarea acronimelor din alte limbi.
* Încadrarea în cerințele de editare şi în cerința de cantitate amaterialului.

|  |
| --- |
| DECLARAȚIE PRIVIND ORIGINALITATEA **LUCRĂRII DE LICENȚĂ / PROIECTULUI DE DIPLOMĂ / DISERTAȚIEI** |
| UNIVERSITATEA TRANSILVANIA DIN BRAŞOV  FACULTATEA INGINERIE ELECTRICĂ ȘI ȘTIINȚA CALCULATOARELOR  PROGRAMUL DE STUDII ........................................................................................................................................ |
| NUMELE ŞI PRENUMELE........................................................................................................................................  PROMOȚIA...................................................................  SESIUNEA .................................................................... |
| TEMA LUCRĂRII / PROIECTULUI/ DISERTAȚIEI  ........................................................................................................................................................................................  ........................................................................................................................................................................................  CONDUCĂTOR ŞTIINȚIFIC ...................................................................................................................................... |
| Declar pe propria răspundere că lucrarea de față este rezultatul muncii proprii, pe baza cercetărilor proprii şi pe baza informațiilor obținute din surse care au fost citate şi indicate conform normelor etice, în textul lucrării/proiectului, în note şi în bibliografie.  Declar că nu s-a folosit în mod tacit sau ilegal munca altora şi că nici o parte din teză/proiect nu încalcă drepturile de proprietate intelectuală ale altcuiva, persoană fizică sau juridică.  Declar că lucrarea/ proiectul nu a mai fost prezentat(ă) sub această formă vreunei instituții de învățământ superior în vederea obținerii unui grad sau titlu ştiințific ori didactic.  În cazul constatării ulterioare a unor declarații false, voi suporta rigorile legii. |
| Data: ...................................  Absolvent  ...................................  (*nume, prenume, semnătură* ) |
|  |
|  |
|  |

F07-PS 7.6-01/ed.2,rev.2