实验 4-2 报告

学号: 2016K8009929029

姓名: 张丽玮

一、实验任务(10%)

这个实验主要目的在于使得 CPU 支持例外中断。第一部分主要实现三个指令: MTC0、MFC0、ERET。同时要对 cp0 寄存器的作用有所了解,并且实现 CP0 寄存器 STATUS、CAUSE、EPC。除此之外还有 SYSCALL 指令,也就是要完成对系统调用的支持。

增加 break 指令,增加地址错、整数溢出、保留指令例外支持,增加 CP0 寄存器 COUNT、COMPARE、BADVADDR,增加时钟中断支持,时钟中断要求固定绑定在硬件中断 5 号上,完成 lab4-2 功能测试。

二、实验设计(30%)

总的来说,是添加 mtc0、mfc0、eret 和 syscall 这几个指令,为了实现这些指令,需要增加 cp0 寄存器。这里 epc 用于返回系统调用发生的地址,从而在 eret 的时候回到 epc 寄存器的地址; cause 是用于判断是哪一种例外(通过 exccode 域),而 status 寄存器的 IM7-IM0 位可以控制中断的屏蔽打开。

域名称	位	功能描述	读/写	复位值
0	3123	只读恒为0。	0	0
Bev	22	恒设为1	R	1
0	2116	只读恒为0。	0	0
IM7IM0	158	中断屏蔽位。每一位分别控制一个外部中断、内部中断或软件中断的使能。 1:使能:0:屏蔽。	R/W	无
0	72	只读恒为0。	0	0
EXL	1	例外级。当发生例外时该位被置 1。0:正常级; 1: 例外级。 当 EXL 位置为 1 时: ◆ 处理器自动处于核心态 ◆ 所有硬件与软件中断被屏蔽 ◆ EPC、Cause _{BD} 在发生新的例外时不做更新。	R/W	0x0
IE	0	全局中断使能位。 0: 屏蔽所有硬件和软件中断: 1: 使能所有硬件和软件中断。	R/W	0x0

域名称	位	功能描述	读/写	复位值
BD	31	标识最近发生例外的指令是否处于分支延迟槽。1: 在延迟槽中; 0: 不在延迟槽中	R	0x0
TI	30	计时器中断指示。1: 有待处理的计时器中断; 0: 没有计时器中断。	R	0x0
0	3016	只读恒为0。	0	0
IP7IP2	1510	传处理硬件中断标识。每一位对应一个中断线, IP7~IP2 依次对应硬件中断5~0。 1:该中断线上由待处理的中断; 0:该中断线上无中断。	R	0x0
IP1IP0	98	特处理软件中断标识。每一位对应一个软件中断,IP1~IP0 依次对应软件中断 1~0。 软件中断标识位可由软件设置和清除。	R/W	0x0
0	7	只读恒为0。	0	0
ExcCode	62	例外编码。详细描述请见表 6-6。	2	7
0	10	只读恒为0。	0	0

BadVAddr 寄存器是一个只读寄存器,用于记录最近一次导致发生地址错例外的虚地址,实际上是用来记录下地址错例外的虚地址; 当一条 ADD、ADDI 或 SUB 指令执行结果溢出时,触发整型溢出例外; 保留指令例外是触发未实现的指令时的例外。

而 break 指令属于断点例外。

5.1.8 断点例外

当执行一条 BREAK 指令时,触发断点例外。

控制寄存器 Cause 的 ExcCode 域:

0x09 (Bp)

响应例外时的额外硬件状态更新:

无

1、fetch 模块/next pc

fetch 模块并没有增添信号,因为目前的例外并不会在取指阶段发生,也并不会受到影响。

但是计算 nextpc 的逻辑需要改变,如下:

如果是 trap 例外发生,那么就跳转到例外发生地址

pt_addr = 32'hbfc00380

如果是 eret 指令(这里 is_eret 是一个信号),那么需要回到 epc 地址。

这样通过 nextpc 基本完成了一个例外中断的地址跳转。

fetch 增加了这三个个信号,相应的逻辑如下:

input wire DSI_DE, // delay slot instruction tag

```
input wire PC_AdEL,
// interaction with inst_sram
input wire PC_abnormal,
```

```
DSI_IF_DE <= DSI_DE & ~PC_abnormal;
PC_AdEL_IF_DE <= PC_AdEL;
```

实际上是用来判断取指是否延迟。而这两个信号在 nextpc 的逻辑中也很重要:

eret 表示 eret 指令,而 ex_int_handle 表示其他例外中断指令。这实际上就是一个是否要跳转 380 例外地址的判定。与之前不同的是,需要将信号传入五级流水。

2、decode 模块

decode 模块是一个译码操作模块,增加的接口较多:

```
output wire
output wire
output wire
output wire
output wire [ 4:0] rd,

input wire [31:0] cp@Rdata_DE, //new
```

这里实际上进行了一个 cp0 寄存器内容的输入(cp0 寄存器内容在 cp0reg 模块有处理),然后通过 control 处理输出一些例外中断信号(判断是否是 eret,是否是 trap)

因此这一部分主要在 control 模块里详细叙述。

同样增加了很多接口

还有 fetch 模块传出的 adel、DSI、ex_int_handle 信号。

主要增加的逻辑:一是判断延迟,二是判断地址是否错误。

```
wire exc delay = ex int handle DE | eret DE EX;
reg exc_delay_r;
always @ (posedge clk)
if (rst)
  exc_delay_r <= 1'b0;
 exc_delay_r <= exc_delay;
assign Exc_vec_DE = {PC_AdEL_IF_DE,RI_DE,sys_DE,bp_DE};
```

```
assign JSrc = JSrc DE & ~exc delay r;
assign PCSrc = PCSrc_DE & {2{~exc_delay_r}};
```

control 模块同样有变动,将在下面详述。

3、execute 模块

这是一个执行模块,增加了如下几个接口:

```
output wire [31:0] Bypass EX, // Bypass
input wire [31:0 ] cp@Rdata DE EX,
input wire
                   mfc0 DE EX,
output reg [31:0] cp@Rdata EX MEM,
output reg
                  mfc0 EX MEM
```

```
input wire
                   is signed DE EX,
```

增添的逻辑语句仅仅是这一句:

```
assign Bypass_EX = mfc0_DE_EX ? cp0Rdata_DE_EX : ALUResult_EX;
```

判断是否是 mfc0 指令,如果是,就取出 cp0rdata 的值,否则正常输出 ALU 的结果。

除却从 DE 模块传入的信号和相应的传出信号,增加的信号如下:

```
output wire [31:0]
                        Exc_BadVaddr,
output wire [31:0]
                        Exc_EPC ,
                        Exc BD,
output wire [ 6:0]
                        Exc_Vec,
```

很明显可以看出作用,主要是用来判断是否是地址错或者整型溢出。

```
assign BadVaddr_EX = ALUResult_EX & {32{AdEL_EX|AdES_EX}};

// Exc_vec_DE_EX[3]: PC_AdEL

// Exc_vec_DE_EX[2]: Reserved Instruction

// Exc_vec_DE_EX[1]: syscall

// Exc_vec_DE_EX[0]: breakpoint

assign Exc_BadVaddr = Exc_vec_DE_EX[3] ? PC_DE_EX : BadVaddr_EX; // if PC is wrong

assign Exc_EPC = DSI_DE_EX ? PC_DE_EX - 32'd4: PC_DE_EX;

// Exc_vector[7]: interrupt

// Exc_vector[6]: PC_AdEL

// Exc_vector[6]: Reserved Instruction

// Exc_vector[4]: OverFlow

// Exc_vector[3]: syscall

// Exc_vector[2]: breakpoint

// Exc_vector[0]: AdEL

// Exc_vector[0]: AdES

assign Exc_Vec = {Exc_vec_DE_EX[3:2], AOverflow,

Exc_vec_DE_EX[1:0], AdEL_EX,AdES_EX};
```

assign Exc_BD = DSI_DE_EX;

4、memory 模块

简单明了的存指操作,接口命名可以看出数据来源和去向。主体部分就是一个时钟节拍控制的赋值操作。 主要增加的接口和 EX 模块类似:

```
output wire [31:0] Bypass_MEM, //Bypass

input wire [31:0] cp0Rdata_EX_MEM,
input wire mfc0_EX_MEM,
output reg [31:0] cp0Rdata_MEM_WB,
output reg mfc0_MEM_WB
```

而实际山增添的操作也就是对于是否是 mfc0 指令的判断。

```
assign Bypass_MEM = mfc0_EX_MEM ? cp0Rdata_EX_MEM : ALUResult_EX_MEM;
```

并无太多变动,只是传输信号。

5、writeback 模块

一个写回模块。不需要时钟信号控制,直接赋值即可。

写回模块类似上面的操作,这里主要影响了写回的 regwdata 寄存器,同样是判断是否是 mfc0 寄存器,是就取 cp0rdata 的值。

```
assign RegWdata_WB = |MFHL_MEM_WB ? HI_LO_out : (MemToReg_WB ? MemRdata_Final : (mfc0_MEM_WB ? cp0Rdata_MEM_WB : ALUResult_MEM_WB));
assign RegWdata_Bypass_WB = |MFHL_MEM_WB ? HI_LO_out : (mfc0_MEM_WB ? cp0Rdata_MEM_WB : ALUResult_MEM_WB);
```

并无太多变动, 只是传输信号。

6、control 模块

decode 的主要功能模块。这次主要增加了这几个接口输出:

```
output wire trap,
output wire eret,
output wire cp0_Write,
output wire mfc0,
output wire is_signed,
output wire in_inst_set
```

同样也增加了这几条指令的判断信号:

```
// Exception and Interrupt related instructions
wire inst_mtc0 = (op == 6'b010000) && (rs == 5'b00100);
wire inst_mfc0 = (op == 6'b010000) && (rs == 5'b00000);
wire inst_syscall = (op == 6'b000000) && (func == 6'b001100);
wire inst_eret = (op == 6'b010000) && (func == 6'b011000);
wire inst_break = (op == 6'b000000) && (func == 6'b001101);
```

除了 mfc0 指令在 regwrite 信号里增添,其他都在下方额外增加语句判断信号。

```
//new
assign mfc0 = ~rst & inst_mfc0;
assign eret = ~rst & inst eret;
assign trap = ~rst & (inst syscall | inst break);
assign cp0 Write = ~rst & (inst mtc0 | inst syscall | inst break);
assign is_signed = ~rst & (inst_add
                                      | inst sub
                                                      | inst addi);
assign in inst set
                       = rst
                                         inst lw
                         inst addiu
                                         inst beq
                                                          inst bne
         inst sw
         inst sltiu
                         inst lui
                                         inst jr
                                                         inst sll
         inst or
                         inst_slt
                                         inst_addu
                                                          inst addi
         inst andi
                         inst ori
                                         inst xori
                                                          inst add
                         inst subu
                                                          inst and
         inst sub
                                         inst sltu
         inst nor
                         inst xor
                                         inst sllv
                                                          inst sra
         inst srav
                         inst srl
                                         inst srlv
                                                          inst div
         inst divu
                         inst mult
                                         inst multu
                                                          inst mfhi
         inst mflo
                         inst mthi
                                         inst mtlo
                                                          inst jalr
                         inst blez
                                         inst bltz
         inst bgtz
                                                          inst bgez
         inst bltzal
                                                          inst lbu
                         inst bgezal
                                         inst lb
         inst lh
                         inst lhu
                                         inst lwl
                                                          inst lwr
         inst sb
                         inst sh
                                         inst swl
                                                          inst swr
         inst mtc0
                         inst mfc0
                                         inst syscall
                                                          inst eret
         inst j
                         inst jal
                                         inst slti
                                                          inst break ;
```

trap 用来判断是否是 syscall 或者 break 指令,这两个都表示要返回 epc 地址。Is_signed 和 in_inst_set 在 4-1 目前没有用到,适用于判断 4-2 的 ALU 运算的整形溢出例外。

--

由于增加了指令, control 模块也要有相应改动:

```
assign sys = ~rst & inst_syscall;
assign bp = ~rst & inst_break;
```

这是一个 syscall 和 break 指令的判断和信号输出。

判断是否是j或者 br 指令输出。ri 表示已经实现的指令以外的指令,用以处理保留指令例外。

7、Bypass 模块

这是一个为了实现指令相关时延迟取指的旁路模块,

这一模块只增加了对 trap 的逻辑操作:

```
assign IRWrite = ~(DE_EX_Stall | realtrap)
assign realtrap = trap & ~trap_flag;

always @ (posedge clk)
if (rst)
    trap_flag <= 1'b0;
else if (trap | trap_flag)
    trap_flag <= ~trap_flag;
else
    trap_flag <= trap_flag;</pre>
```

这是一个对陷入的追加判断。一旦陷入,陷入处理程序被规定在各自的进程上下文中执行。

上面那个 trap_flag 在这一次已经删除了。实际的变动仅仅是在这个延迟判断中增加了 ex_int_handle 信

```
assign DE_EX_Stall = ((((Haz_DE_EX_rt | Haz_DE_EX_rs) & MemToReg_DE_EX) |

(( Haz_DE_MEM_rt & ~Haz_DE_EX_rt) | (Haz_DE_MEM_rs & ~Haz_DE_EX_rs) & MemToReg_EX_MEM)) |

(( Haz_DE_WB_rt & ~Haz_DE_EX_rt & ~Haz_DE_MEM_rt | Haz_DE_WB_rs & ~Haz_DE_EX_rs & ~Haz_DE_MEM_rs) & MemToReg_MEM_WB |

DIV_Busy & DIV))

& (~ex_int_handle & ~rst);
```

8、divider 模块

一个运用迭代的除法器。busy 和 done 信号分别表示除法是否正在运行和是否已经做完,从而在除法进行时对于其他操作阻塞处理。

实际上是一个辗转相除法的处理,利用时钟周期,和 count,完成一个 busy 和 done 的判断从而达到阻塞效果。

9、Multiplier 模块

此模块原本实现了 booth 算法的乘法器,但是由于是和 div 除法器一样利用了时钟周期,进行了一个状态机的操作,而导致在测试 mul_tb 的时候由于时钟延迟,没有办法获得正确结果。后来只是简单采用了乘号。(具体代码可见 multiply.v 文件)。

等之后时间富裕之后再添加信号 busy 和 done 等尝试完成这个乘法器。

10、Cp0reg 模块

Cp0 寄存器的处理模块,也可以说是这次例外中断的核心模块之一。

```
module cp0reg(
  input clk,
  input rst,
  input wen,
  input eret,
  input [5:0] int,
  input [^ADDR_WIDTH - 1:0] waddr,
  input [^ADDR_WIDTH - 1:0] raddr,
  input [^DATA_WIDTH - 1:0] wdata,
  output [^DATA_WIDTH - 1:0] rdata,
  output [^DATA_WIDTH - 1:0] epc_value
);
```

输入以下信号,用以判断是否是 eret 或者陷入指令,并且会返回 epc 的值。

具体操作的时候,将 status 和 cause 寄存器每部分单独罗列出来判断再整合(列举 status 的操作)

```
if (rst)
begin
                                                            <= 1'b0;
        status IM7
                                                          <= 1'b0;
        status IM6
        status IM5 <= 1'b0;
        status IM4 <= 1'b0;
                                                                                                                              WALLER WA
        status_IM3 <= 1'b0;
        status IM2 <= 1'b0;
        status IM1 <= 1'b0;
        status IMO <= 1'b0;
        status EXL <= 1'b0;
        status IE
                                                         <= 1'b0;
else begin
        if (eret)
                status EXL <= 1'b0;
        else if (trap)
                status EXL <= 1'b1;
        else
                status_EXL <= status_EXL;</pre>
        if (wen && waddr==5'd12)
        begin
                status IM7 <= wdata[ 15];
                status IM6 <= wdata[ 14];
                status IM5 <= wdata[ 13];
                status_IM4 <= wdata[ 12];
                status IM3 <= wdata[ 11];
                status IM2 <= wdata[ 10];
                status IM1 <= wdata[ 9];
                status IMO <= wdata[ 8];
                status_IE <= wdata[ 0];</pre>
```

除了对于 status 和 cause 寄存器的操作,还有 epc 寄存器

一旦 EXL 位为 1 那么在发生新的例外的时候 epc 的值并不进行更新。

最后通过 rdata 将值输出出去。

增加几个例外中断的信号

```
module cp0reg(

input clk,
input rst,
input wen,
input eret,
input Exc_BD,
input [ 5:0] int,
input [ 6:0] Exc_Vec, //Exception type
input [ ADDR_WIDTH - 1:0] waddr,
input [ DATA_WIDTH - 1:0] wddta,
input [ DATA_WIDTH - 1:0] epc_in,
input [ DATA_WIDTH - 1:0] epc_in,
input [ DATA_WIDTH - 1:0] exc_BadVaddr,
output [ DATA_WIDTH - 1:0] epc_value,
output [ DATA_WIDTH - 1:0] epc_value,
output [ DATA_WIDTH - 1:0] epc_value,
output ex_int_handle,
output eret_handle
);
```

并且增加对应的 cp0 寄存器逻辑。

将 IP7 和时钟中断联系起来,根据时钟中断回改。

输入的 int 默认为 6'b000000,对于跑 4-2 测试。但如果要进行记忆游戏等,就要将这个打开。

三、实验过程(60%)

(一) 实验流水账

- 11月14日,那两天在写12306并没有动 cpu
- 11月15日,回顾一下ppt,看了一下MIPS指令手册以及cp0寄存器的详细情况
- 11月16日,下午5点到晚上12点,开始动工cpu
- 11月17日,下午4点到晚上9点,中断例外基本框架写完,开始跑测试,失败
- 11月18日,下午4点到晚上11点,debug,通过69条测试
- 11月19日,下午5点到晚上10点,企图增加后续指令,结果69测试点都跑不过了……回退回去
- 11月23日,开始看任务书……因为我之前都在爆肝12306以及准备人工智能考试
- 11月24日,下午6点到第二天3点,找出之前回退前的版本继续写,写出基本代码进行测试,69测试点

ERROR

11月25日,下午3点到第二天3点,研究为什么连69都跑不过,找到问题,继续测试

11月26日,下午6点到晚上12点,PASS

(二) 错误记录

具体描述实验过程中的错误,环境问题、仿真阶段、上板阶段的都可以记录。

1、错误1

(1) 错误现象

[1704717 ns] Error!!!

reference: PC = 0xbfc0ed4c, wb_rf_wnum = 0x15, wb_rf_wdata = 0x00000002

mycpu : PC = 0xbfc0ed4c, wb_rf_wnum = 0x15, wb_rf_wdata = 0xxxxxxxxx

bfc0ed4c: 0000a812 mflo s5

第35个测试点开始报错

(2) 分析定位过程

有 Z 调 Z, HI 和 LO 的连接在更改过程中出了问题

(3) 错误原因

删除注释冗余内容时不注意删掉了之前代码的寄存器定义

(4) 修正效果

增添回来,完成。

(5) 归纳总结(可选)

代码删改需备份, 需谨慎。

2、错误2

(1) 错误现象

[3312457 ns] Error!!!

reference: PC = 0xbfc00400, wb_rf_wnum = 0x1a, wb_rf_wdata = 0x00000020 mycpu : PC = 0xbfc00400, wb_rf_wnum = 0x1a, wb_rf_wdata = 0x00000xX20

前 68 测试点全过之后第 69 个测试点过程中的问题

(2) 分析定位过程

寻找中间部分 xx 的原因

(3) 错误原因

这是在我加了 break 信号和其他例外之后出现的问题,初步判断为新加入的信号扰乱了之前的逻辑。

(4) 修正效果

将后增添的部分先行删除, 回退到原先版本。

(5) 归纳总结(可选)

其实应该更仔细分析,这个xx一定不是因为这条指令出错,而是之前某条指令开始写 ram 的时候出现了问

题,导致这次取 data 出现 xx。因为这周比较爆炸所以没来得及处理这一问题,留待下次解决。

3、错误3

(1) 错误现象

[3312457 ns] Error!!!

reference: PC = 0xbfc00400, wb_rf_wnum = 0x1a, wb_rf_wdata = 0x00000020 mycpu : PC = 0xbfc00400, wb_rf_wnum = 0x1a, wb_rf_wdata = 0x00000xX20

前 68 测试点全过之后第 69 个测试点过程中的问题

(2) 分析定位过程

寻找中间部分 xx 的原因

(3) 错误原因

这是在我加了 break 信号和其他例外之后出现的问题,初步判断为新加入的信号扰乱了之前的逻辑。

(4) 修正效果

这一次有空去找原因了,原因是我之前把硬件例外的 6 位默认为 0,而继续往下写的时候以为要实现硬件中断支持,所以把这个默认值注释掉了,这才导致了 xx 的出现。重新修正默认值之后就通过了。

(5) 归纳总结(可选)

可能还是要按部就班一点,不能一激动就注释掉了,完了过段时间自己又忘了这茬事情……

4、错误4

(1) 错误现象

PC 全是 0

(忘记截图了)

这是我困扰了几小时的问题

(2) 分析定位过程

Gold trace 生成问题?

(3) 错误原因

说实话没有找到究竟是为什么,甚至我跑上一次 4-1 的代码也全是 0, 没有跳转没有 ERROR 没有 PASS, 重新生成了 trace 文件也不得行

(4) 修正效果


放弃修正,重新解压了一个框架从头来过……

(5) 归纳总结(可选)

可能我每次实验都得重新解压一个框架吧?

5、错误5

(1) 错误现象



lui s4,0xbfc2

(2) 分析定位过程

bfc26280:

查看波形和 test 指令

3c14bfc2



发现确实触发例外跳到了380,但是马上就跳回去了,猜测这是跳转延迟的问题。

(3) 错误原因

实际上在 execute 模块这两句出了问题

```
assign PCSrc = PCSrc_DE & {2{\circ_delay_r}};
```

之前没有写 delay 信号。

(4) 修正效果

修正了之后 69 号测试点 pass 了

(5) 归纳总结(可选)

添加信号的时候逻辑要更严谨一点,考虑周全一些。

6、错误6

(1) 错误现象

```
[3331117 ns] Error!!!

reference: PC = 0xbfc00380, wb_rf_wnum = 0x1a, wb_rf_wdata = 0x0001001a

mycpu : PC = 0xbfc419ec, wb_rf_wnum = 0x02, wb_rf_wdata = 0x64c76d7c
```

(2) 分析定位过程

查看波形和 test 指令



发现是整型溢出却没有跳转

(3) 错误原因

查找 ex 模块的问题,然后在模块内发现我之前 alu 输出信号不需要用到 overflow 信号因此注释掉了,但实际上这一次判断需要有。

```
assign Exc_Vec = {Exc_vec_DE_EX[3:2], A0verflow,

Exc_vec_DE_EX[1:0], AdEL_EX,AdES_EX};
```

```
ALU ALU(
                              ALUA),
     .A
                              ALUB),
     .is_signed (is_signed_ID_EXE),
     .ALUop
                      ALUOP ID EXE),
     .Overflow
                         AOverflow),
     .CarryOut
                         ACarryOut),
     .Zero
                             AZero),
                     ALUResult_EXE)
     .Result
);
```

(4) 修正效果

修正了之后其实还有问题,但是我觉得 ex 模块没有问题了,最后发现是我调用 ex 模块的时候忘记写 is_signed 接口了,加上之后就没问题了。

(5) 归纳总结(可选)

粗心使人 de 不出 bug 或者 de 越来越多的 bug

四、实验总结(可选)

这一次的实验报告写的真的非常简陋了……因为要准备人工智能期中考试和数据库系统 12306 的实验验收(orz),实验做的比较仓促,里面可能还有些东西自己也还没完全弄明白,可能需要拖到 4-2 的时候再自己搞清楚。因为实际上本来有直接把 4-2 也写了的野心,但是写了之后发现甚至连 4-1 的测试都跑不过了,说明理解方面可能还是有些问题。

按部就班来,以及代码注意备份。说实话当时写了后面内容之后改回原本能过的版本花了我很久很久······要 是改不回来就凉了啊 orz。

因为用的 control 模块总体控制,每级一个模块,很多信号,越来越多的信号要逐层传递,无论是写的时候还是 debug 的时候都非常麻烦,可能是时候考虑一下老师给的代码风格了。

仍然比较仓促,不过 debug 中也有很多收获就是了。人最开心的大概就是从 closed 到 open 了。