计算机组成原理A

第1/2章 随堂测试分析

第1章 随堂测试

1、	计算机中CPU可	以直接访问的程序和数据存放在	()	中。
Τ,	VI JE VU I OI O'I		. \		0

A. 硬盘 B. 光盘 C. 主存 D. 运算器 E. 控制器

分析: CPU可以直接访问主存。 平时运行程序,均需要将存储在外存的程序调入内存后,方可执行。光 盘、硬盘是外存;运算器执行算术运算和逻辑运算功能;控制器执行指令,协调整机完成任务。

2、一个8位的计算机系统以16位来表示地址,则该计算机系统有()个地址空间。

A 256

B 65535

C 65536

D 131072

分析: 地址空间,指包含多少个不同的地址,也可以叫寻址范围。

用于表示地址的二进制编码的位数,决定了地址的数量,因此为2^16=2^6 * 2^10

要数量掌握2的次方的运算(1k=1024=2^10)

3、冯诺依曼体系结构的计算机,总是采用<u>二进制</u>表示信息,通过<u>存储程序</u>并按地址<u>顺序执行</u> 的 方式实现程序的功能。

提示: 冯诺依曼体系结构计算机的第2个特点, 课本P10 第二段进行了描述

第2章 随堂测试(1)

- 1、在机器数()中,零的表示形式是唯一的。

- A. 原码 B. 补码 C. 补码和移码 D. 原码和反码
- 2、8位的定点小数的补码所能表示的数据范围是: ()

A $[-(1-2^{-8}), 1-2^{-8}]$ B. $[-1, 1-2^{-7}]$ C $[-1, 1-2^{-8}]$ D $[-(1-2^{-7}), 1-2^{-7}]$

分析:和原码、反码相比,用补码表示时,负半轴可以多表示一个数据!

最小数补码为10000000, 真值 -1; 最大数补码为01111111, 真值为1-2-7

3、某机字长32位,其中1位表示符号位。若用定点整数表示,则最小负整数为()。

A $-(2^{31}-1)$ B $-(2^{30}-1)$ C $-(2^{31}+1)$ D $-(2^{30}+1)$

4、将十进制数16.25转换成754标准32位浮点数,其存储格式用十六进制表示为(41820000)H。

分析: 16.625 = (10000.01)₂ = 1.000001*2⁴;

S=0, E = 4+127=131=(10000011)₂, M=0000010...0 ; 进行二进制与十六进制转换

第2章 随堂测试(2)

1、Y=-10001,在字长位8位的机器中,[-Y]的补码为<u>00010001</u>。 分析: $[Y]_{i}$ = 11101111,则 $[-Y]_{i}$ 由 $[Y]_{i}$ 连同符号位按位取反并在末尾加1。

2、X=-1100, Y=-1000,则X+Y的结果用变形补码可表示为 101100 ,其中符号位为_10 ,说明有_ (填入有/无)溢出

分析: $[X]_{\stackrel{}{N}} = 110100$ $[Y]_{\stackrel{}{N}} = 111000$ $[X+Y]_{\stackrel{}{N}} = 101100$ 。 符号位为10,说明结果负溢。

暖身问答

1. X=103, y=-25, 则下列表达式采用8位定点补码运算时,会发生溢出的是()。 A. x+y B. - x+y C. x-y D. -x-y

分析

- ▶ 常规思路: 8位定点补码表示范围为-128--+127,将A-D逐个计算后,得到结果
- ▶ 快速技巧: 同号数相减或异号数相加,一般不产生溢出,因此可以排除A/D,分辨BC即可

暖身问答

1、定点数的乘法/除法中,获得结果的符号位靠什么实现?

分析: 依靠参与运算的两个数的符号位,异或实现

2、使用不恢复余数除法的流程,如何快速判断循环是否结束

分析: 1) 当右移的除数与扩充后的被除数对齐,则说明即将得到商的最后1位

2) 当得到的商的数值部分有效位已经与除数的数值部分有效位相同,说明循环可以停止。

循环结束后,根据商的值(或是余数的符号位),决定是否需要特殊处理——恢复余数。

第2章 随堂测试(3)

1、实现8位*8位的不带符号阵列乘法器,共需要个_56_全加器,_64_个与门。

分析:进行n*n位乘法运算,需先有n²个与门产生求和项,送入由n*(n-1)个全加器构成的阵列产生结果。

第2章 随堂测试(4)

1、按总线的逻辑结构来说,	总线可分为单向传送总线和双向传送总线,	下列可以用来控制传送方向			
的逻辑器件为()					

A. 与门 B. 或门 C. 译码器

D. 三态门

分析: 三态门和触发器,常用于控制总线上数据的流动方向

2、与先行进位加法器相比,行波进位加法器()。

A. 速度快 B. 成本高 C. 设计简单 D. 位长更长

分析: 行波进位加法器上, 也称为串行加法器, 设计简单、易于扩充、成本低。但随着计算位数增 加,行波进位加法器的时延不断增加

3、用74181和74182芯片,采用全部并行的方式设计一个字长为64位的运算器,共需要 16 片74181 和 5 片182。

分析: 74181——4位含先行进位的ALU芯片; 74182——4位先行进位芯片(接收4对P、G)

181: 64/4=16片; 每4片181分为1组, 共4组

182: 每1组运算需配1片182,4组之上再叠加1片182实现组间并行,共计5片