第4周作业

有一个1024K * 32 位的存储器,由128K*8位(512行*256列*8位)的DRAM芯片构 (1) 方数- 色量 - 1024K×8ht - 215 - 320-32(片) - 地域 20根 - 324K×8ht - 324K - 324K - 324K 成。问:

- (1) 共需要多少DRAM芯片?
- (2) 设计此存储器组成框图
- (3) 若采用异步刷新方式,最大刷新周期为8ms,则刷新信号周期(刷新间隔)

分析:设计组成框图,关键在于厘清外部线路和各个芯片引脚的连接关系

DRAM的刷新:最大刷新周期内,等间隔,按行地址、逐行刷新

4片为一组⇒位抗(326/1/86/1=4) 书8组⇒守扩充(104K/128(=8) (2) 这样没想。 00000 H /28 K=217 CS = A19 A18 A17 0 0 1 1/2 ... 128K 3 FFFFH 40000 H 128K SFFFEH 60000 H 128K 7 FFFF H 80000 H 128 K 00 9FFFFH A0000 H 128 K 101 BFFFFH (0000 H 6 128K E0000 H FFFFF H CS7=A19A18A17


组内做位扩充

- > 地址线、控制线公用;
- > 数据线独立

组间做字扩充

低位地址、数据线、读写控制公用;

高位剩余地址产生片选信 号,每组独立



数据线:双向;地址线:单向;控制信号线:单向 对应关系也可以由名称、标记、配文字简要说明,不用都连线