

# Hi3516DV300 DDR3。参数配置方法

# 00B03 cogothy Only For sheathen Fishi 2019-07

文档版本

发布日期

#### 版权所有 © 上海海思技术有限公司 2019。保留一切权利。

非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何 形式传播。

#### 商标声明

(A) THISILICON 、海思和其他海思商标均为海思技术有限公司的商标。

本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

#### 注意

您购买的产品、服务或特性等应受海思公司商业合同和条款的约束,本文档中描述的全部或部分产 品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,海思公司对本文档内容不做 任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有领导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。
Rednord

Technolog

Te 由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指

上海海思技术有限公司

地址: 深圳市龙岗区坂田华为总部办公楼 邮编: 518129

网址: http://www.hisilicon.com/cn/

客户服务邮箱: support@hisilicon.com

#### 产品版本

与本文档相对应的产品版本如下。

		<b>⋋</b> ∙
产品名称	产品版本	, '\
Hi3516D	V300	S.

#### 读者对象

本文档(本指南)主要适用于以下式程师:

• 技术支持工程师

• 软件开发工程师

spenthen cushi

#### 修订记录

修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新

修订日期	版本	修订说明
2019-07-10	00B03	第三次临时版本发布 修改 3.1 小节,新增 3.2 和 3.3 小节。
2019-03-12	00B02	第二次临时版本发布 3.1 小节,表 3-1 涉及修改
2019-01-15	00B01	第一次临时版本发布



前	言	i
目	录	**
•		
1 H	[i3516DV300 DDR3 驱动配置说明	1
	1.1 Hi3516DV300 DDR3 CLK/AC 驱动配置方法	1
	1.2 Hi3516DV300 DDR3 写方向 DQS/DQ 驱动配置方法	1
	1.3 Hi3516DV300 DDR3 读方向 DQS/DQ 驱动配置方法	2
2 H	1.2 Hi3516DV300 DDR3 写方向 DQS/DQ 驱动配置方法 1.3 Hi3516DV300 DDR3 读方向 DQS/DQ 驱动配置方法 <b>Ii3516DV300 DDR3 ODT 配置说明</b> 2.1 Hi3516DV300 DDR3 写方向 DQS/DQ ODT 配置 2.1.1 写方向 ODT 使能	3
	2.1 Hi3516DV300 DDR3 写方向 DQS/DQ ODT 配置	3
	2.1.1 写方向 ODT 使能	3
	2.1.2 写方向 ODT 大小配置	3
	2.2 Hi3516DV300 DDR3 误方问 DQS/DQ OD [X配直	4
	2.2.1 读方向 ODT 使能	4
	2.2.1 读方向 ODT 使能	4
3 H	li3516DV300 DDR3 容量配置说明	
	3.1 DDR3 uboot 表格说明 <b>。</b>	
	3.2 DMEB 单板容量修改说明	5
	3.2.1 DMEB 方案 <mark>分</mark> 配置说明	
	3.2.2 DMEBc克莱二配置说明	
	3.2.3 DMEB 方案三配置说明	
	3.3 DMEBPRO 单板容量修改说明	8
	3.3.1 DMERPRO 方家一种置说明	Q

### Hi3516DV300 DDR3 驱动配置说明

#### 1.1 Hi3516DV300 DDR3 CLK/AC 驱动配置方法

Fishi chanting Industrial Technology Co. 寄存器地址 DDR PHY: 0x1206d018 寄存器描述 - Bit[25:23]:CK 驱动 - Bit[22:20]:2T 驱动 - Bit[19:17]:1T 驱动 驱动大小定义 - 000: Disable - 001: 240ohm - 010: 120ohm - 011: 80ohm 100: 600hm - 101 480hm (10: 40ohm)

1T 信号指 CKE、CSN、ODT、RESET, 2T 信号指的是除 1T 外的其他 AC 信号。

#### 1.2 Hi3516DV300 DDR3 写方向 DQS/DQ 驱动配置方法

寄存器地址

DDR PHY: 0x1206d204(byte0, byte1) 0x1206d304(byte2, byte3)

- 寄存器描述
  - Bit[16:14]: 写方向 DQS 驱动

- Bit[13:11]: 写方向 DQ 驱动
- 驱动大小定义
  - 000: Disable
  - 001: 240ohm
  - 010: 120ohm
  - 011: 80ohm
  - 100: 60ohm
  - 101: 48ohm
  - 110: 40ohm
  - 111: 34ohm

#### 1.3 Hi3516DV300 DDR3 读方向 DQS/DQ 驱动配置方法

- 寄存器地址
  - DDR PHY: 0x1206c064
- 寄存器描述

寄存器描述
- Bit[21]、Bit[17]:读方向 DQS/DQ 要协配置 驱动大小定义
- 00: 40ohm
- 01: 34ohm
- 10: Reserved
- 11: Reserved
- 11: Reserved
- 10: Starther
- 10: Reserved

### Hi3516DV300 DDR3 ODT 配置说明

# 2.1 Hi3516DV300 DDR3 写方向 DQS/DQ ODT 配置 Jouan Journal Technology Co. ' Journal Technology Co. ' Bit0=0: 写方向 ODT 关闭。 Industrial Technology Co. ' Bit0=1: 写方向 ODT 打开。 Industrial Technology Co. ' T 大小配置 Industrial Technology Co. ' The property of the property Co. Industrial Technology Co. ' The property Co. ' The propert

#### 2.1.1 写方向 ODT 使能

寄存器描述

#### 2.1.2 写方向 ODT 大小配置

寄存器描述、

Bit[25]、bit[22]、bit[18]: 写方向 DQS/DQ ODT 配置

写方向 ODT 大小定义

000: ODT 关闭

- 001: 60ohm

- 010: 120ohm

- 011: 40ohm

#### 注意

写方向 ODT 配置对于 DQS 和 DQ 信号同时生效。

#### 2.2 Hi3516DV300 DDR3 读方向 DQS/DQ ODT 配置

#### 2.2.1 读方向 ODT 使能

寄存器地址

DDR PHY: 0x1206d248(byte0, byte1) 0x1206d348(byte2, byte3)

寄存器描述

- Bit[3]=0: 读方向 **ODT** 打开 - Bit[3]=1: 读方向 **ODT 关闭** 

#### 2.2.2 读方向 ODT 大小配置

寄存器地址

OT Industrial Technology Co., Ltd. DDR PHY: 0x1206d204(byte0, byte1) 0x1206d304(byte2, byte3)

- 寄存器描述
  - Bit[31:29]: 读方向 DQS 的 ODT
  - Bit[28:26]: 读方向 DQ 的 ODT

读方向 ODT 大小定义

- 000: Disable
- 001: 120ohm
- 010: 60ohm
- 011: 40ohm
- 100: 30oh
- 101: 249hm
- 110c 20ohm
- 250nm 170hm

文档版本 00B03 (2019-07-10)

版权所有 © 上海海思技术有限公司

## **3** Hi3516DV300 DDR3 容量配置说明

#### 3.1 DDR3 uboot 表格说明



Hi3516DV300 存储器接口在对接 DDR3 的时候,支持最大数据位宽 32bit,单通道模式。关于 DDR 的相关配置都是在 uboot 表格中实现的。可i3516DV300 发布的 DDR3 有两个表格,分别对应 DMEB 单板和 DMEPRO 单板的设计。

- DMEB uboot 表格: Hi3516DV300-DMEB\_XL\_FLYBY-DDR3\_1800M\_512MB\_16bitx2-A7\_900M-SYSBUS\_300M
- DMEBPRO uboot 表格: Hi3516DV3砂-DMEBPRO\_6L\_T-DDR3\_1800M\_1GB\_16bitx2-A7\_900M-SYSBUS\_300M

发布表格支持的 DDR 规格如表 3% 所示。

表3-1 发布表格支持的 DDR 观格

Uboot 表格	总容量/总位 宽	通道 shert	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
DMEB uboot 表格	512MB/32bit	通道 0	DDR3	1800	1	16bit*2	2Gbit
DMEBPRO uboot 表格	512MB/32bit or 1GB/32bit	通道 0	DDR3	1800	1	16bit*2	2Gbit or 4Gbit

#### 门设田

如果基于某个表格支持的 DDR 规格,同时减小每个 DDR 颗粒的容量,而且每个 DDR 颗粒的容量相同,可以不用修改配置。

#### 3.2 DMEB 单板容量修改说明

DMEB 单板默认的 uboot 表格支持单通道,位宽 32bit, 单颗粒 2Gbit, 总容量 512MByte, 如果有涉及到 DDR 容量的变化,需要对 uboot 表格做相应的修改,下面列举几种常见的容量设计方案及配置修改说明。

#### 表3-2 DMEB 单板不同容量设计方案

DMEB 不同容量方案	总容量/总位 宽	通道	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
方案一	1GB/32bit	通道 0	DDR3	1800	1	16bit*2	4Gbit
方案二	256MB/16bit	6bit 通道 0 DDR3		1800	1	16bit*1	2Gbit
方案三	512MB/16bit	通道 0	DDR3	1800	1	16bit*1	4Gbit

#### 3.2.1 DMEB 方案一配置说明

DMEB 方案一的设计需要基于默认 uboot 表格做如下修改。

#### 地址映射空间的修改

Uboot 表格中的 ddrc 页面原始配置:

#### 修改后的配置:

AVI DECION MAD	00100	01600	الم	vvvmi 4 o	21	0	0**000000ED
AXI_REGION_MAP	0x0100		alle	write	31	U	0x0000000FD

#### 容量修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_RNKVOL	0x868x0	0x132	0	write	31	0	0x0000000FD
-----------------	---------	-------	---	-------	----	---	-------------

#### 修改后的配置。

DMC0_CFG_RNKVOL 0x8060 0x142	0 write	e 31 0	0x0000000FD
------------------------------	---------	--------	-------------

#### tRFC 参数修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_TIMING8	0x8120	0x2592c07	0	write	31	0	0x0000000FD
------------------	--------	-----------	---	-------	----	---	-------------

修改后的配置:

#### 3.2.2 DMEB 方案二配置说明

DMEB 方案二的设计需要基于默认 uboot 表格做如下修改。

#### 位宽的修改

Uboot 表格中的 ddrc 页面原始配置:

	DMC0_CFG_DDRMODE	0x8050	0xC10226	0	write	31	0	0x0000000FD
--	------------------	--------	----------	---	-------	----	---	-------------

修改后的配置:

DMC0_CFG_DDRMODE	0x8050	0xC10216	0	write	31,004	٠	0	0x0000000FD

#### 高 16bit 禁止

DMC0_CFG_DDRM	IODE	Jx8050	0xC10216	5 (	0 1	write	31 00	0	0x0000000FD	
高 16bit 禁止  Uboot 表格中的 ddrphy0 页面原始配置: Ndustrial  DXCTRL(BYTE2) 0xc308 0xf80000 write 31 0 0x0000000FD										
DXCTRL(BYTE2)	0xc308	0xf8	0000	HOUSE	writ	e i	31	0	0x0000000FD	
DXCTRL(BYTE3)	0xc388	0xf8	0000	0	writ	e i	31	0	0x0000000FD	
DXNBISTCTRL	0xc300	0x25	501 <b>F</b> F01	0	writ	e i	31	0	0x0000000FD	
DXNBISTCTRL	0xc380	0x2	01FF01	0	writ	e i	31	0	0x0000000FD	

DXCTRL(BYTE2)	<b>0</b> 20308	0xf80003	0	write	31	0	0x0000000FD
DXCTRL(BYTE3)	0xc388	0xf80003	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x0	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x0	0	write	31	0	0x0000000FD

#### 3.2.3 DMEB 方案三配置说明

DMEB 方案三的设计需要基于默认 uboot 表格将方案一和方案二的修改一起合入。

#### 3.3 DMEBPRO 单板容量修改说明

DMEBPRO 单板默认的 uboot 表格支持单通道,位宽 32bit,单颗粒 4Gbit/2Gbit,总容量 1GByte/512MByte,如果有涉及到 DDR 容量的变化,需要对 uboot 表格做相应的修改,下面列举几种常见的容量设计方案及配置修改说明。

#### 表3-3 DMEBPRO 单板不同容量设计方案

DMEBPRO 不同容量方 案	总容量/总位 宽	通道	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
方案一	512MB/16bit or 256MB/16bit	通道 0	DDR3	1800	1	16bit*1	4Gbit or 2Gbit

#### 3.3.1 DMEBPRO 方案一配置说明

DMEBPRO 方案一的设计需要基于默认 uboot 表格做如下修改。

#### 位宽的修改

Uboot 表格中的 ddrc 页面原始配置: 、 。

	DMC0_CFG_DDRMODE	0x8050	0xC10226hatr	0	write	31	0	0x0000000FD
•			FUSH					
修改后的配置: charthen .								
		,						

DMC0\_CFG\_DDRMODE | 0x80\( \sigma^6 \) | 0xC10216 | 0 | write | 31 | 0 | 0x0000000FD

#### 高 16bit 禁止

Uboot 表格中的 ddrphy0 页面原始配置:

DXCTRL(BYTE2)	0xc308	0xf80000	0	write	31	0	0x0000000FD
DXCTRL(BYTE3)	0xc388	0xf80000	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x2501FF01	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x2501FF01	0	write	31	0	0x0000000FD

#### 修改后的配置:

DXCTRL(BYTE2)	0xc308	0xf80003	0	write	31	0	0x0000000FD

DXCTRL(BYTE3)	0xc388	0xf80003	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x0	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x0	0	write	31	0	0x0000000FD

cooper on y for spentien from charling industrial Technology co. . Ltd.