

Hi3516AV300 DDR4参数配置方法

00B01cogothy only for sheather fushi 2019-00

文档版本

发布日期

版权所有 © 上海海思技术有限公司 2019。保留一切权利。

非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何 形式传播。

商标声明

(上) AISILICON、海思和其他海思商标均为海思技术有限公司的商标。

本文档提及的其他所有商标或注册商标,由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受海思公司商业合同和条款的约束,本文档中描述的全部或部分产 品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,海思公司对本文档内容不做 任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有多,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。
Rectification

The approximation of the control of the contro 由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指

上海海思技术有限公司

地址: 深圳市龙岗区坂田华为总部办公楼 邮编: 518129

网址: http://www.hisilicon.com/cn/

客户服务邮箱: support@hisilicon.com

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本	2; \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
Hi3516A	V300	9

读者对象

修订记录

本文档(本指南)主要适用于以下式程师:

• 技术支持工程师

• 软件开发工程师

修订记录素积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

修订日期	版本	修订说明
2019-06-13	00B01	第一次临时版本发布



前	音	•••••	i
目	录		ii
1 H	i3516AV300 DDR4 驱动配置说明	'9.	1
	1.1 Hi3516AV300 DDR4 CLK/AC 驱动配置方法	······································	1
	1.2 Hi3516AV300 DDR4 写方向 DQS/DQ 驱动配置方法	<i>to</i>	1
	1.3 Hi3516AV300 DDR4 读方向 DQS/DQ 驱动配置方法	molo	2
2 H	1.2 Hi3516AV300 DDR4 写方向 DQS/DQ 驱动配置方法	√ _{80.}	3
	2.1 Hi3516AV300 DDR4 写方向 DQS/DQ ODT 配置		3
	2.1.1 写方向 ODT 使能		3
	2.1.2 写方向 ODT 大小配置		3
	2.2 Hi3516AV300 DDR4 读方向 DQS/DQ ODT 配置		4
	2.2.1 读方向 ODT 使能		4
	2.2.2 读方向 ODT 大小配置		4
3 H	i3516AV300 DDR4 容量配置 <mark>说</mark> 明		
	3.1 DDR4 uboot 表格说明		
	3.2 DDR4DMEB 单板容量修改说明		
	3.2.2 DDR4DMEBA方案一配置说明		
	3.2.3 DDR4D 方案二配置说明		
	3.2.4 DDR4DMEB 方案三配置说明		
	3.3 DMEBLITE 单板容量修改说明		8
	3.3.1 DMEBLITE 方案一配置说明		8
	3.3.2 DMEBLITE 方案二配置说明		9
	333 DMFRLITE 方案三配置说明		10

Hi3516AV300 DDR4 驱动配置说明

1.1 Hi3516AV300 DDR4 CLK/AC 驱动配置方法

Fishi chanting Industrial Technology Co. 寄存器地址 DDR PHY: 0x1206d018 寄存器描述 - Bit[25:23]:CK 驱动 - Bit[22:20]:2T 驱动 - Bit[19:17]:1T 驱动 驱动大小定义 - 000: Disable - 001: 240ohm

- 010: 120ohm

- 011: 80ohm

100: 600hm

10**16** 480hm

√№0: 40ohm

1T 信号指 CKE、CSN、ODT、RESET, 2T 信号指的是除 1T 外的其他 AC 信号。

1.2 Hi3516AV300 DDR4 写方向 DQS/DQ 驱动配置方法

寄存器地址

DDR PHY: 0x1206d204(byte0, byte1) 0x1206d304(byte2, byte3)

寄存器描述

- Bit[16:14]: 写方向 DQS 驱动

- Bit[13:11]: 写方向 DQ 驱动
- 驱动大小定义
 - 000: Disable
 - 001: 240ohm
 - 010: 120ohm
 - 011: 80ohm
 - 100: 60ohm
 - 101: 48ohm
 - 110: 40ohm
 - 111: 34ohm

1.3 Hi3516AV300 DDR4 读方向 DQS/DQ 驱动配置方法

- 寄存器地址
 - DDR PHY: 0x1206c064
- 寄存器描述

Hi3516AV300 DDR4 ODT 配置说明

2.1 Hi3516AV300 DDR4 写方向 DQS/DQ ODT 配置 Jua0 Jua0 Jua0 Juai Bit0=0: 写方向 ODT 关闭。 Industrial Technology Co. Bit0=1: 写方向 ODT 打开 June T 大小配置 F存器地址 DR PHY

2.1.1 写方向 ODT 使能

2.1.2 写方向 ODT 大小配置

奇存器地址 DDR PHY: 0x k206c064

- Bit[26:24]: 写方向 DQS/DQ ODT 配置
- 写方向 ODT 大小定义

000: Disable

- 001: 60ohm

- 010: 120ohm

- 011: 40ohm

- 100: 240ohm

- 101: 48ohm

- 110: 80ohm

- 111: 34ohm

注意

写方向 ODT 配置对于 DQS 和 DQ 信号同时生效。

2.2 Hi3516AV300 DDR4 读方向 DQS/DQ ODT 配置

2.2.1 读方向 ODT 使能

寄存器地址

DDR PHY: 0x1206d248(byte0, byte1) Justrial Technology Co., Ltd. 0x1206d348(byte2, byte3)

寄存器描述

- Bit[3]=0: 读方向 **ODT 打开**

- Bit[3]=1: 读方向 **ODT 关闭**

2.2.2 读方向 ODT 大小配置

寄存器地址

DDR PHY: 0x1206d204(byte0, byte1)

0x1206d304(byte2) byte3)

寄存器描述

- Bit[31:29]: 读方向**, S**OS 的 ODT

- Bit[28:26]: 读**运**向 DQ 的 ODT

读方向 ODT 太多定义

- 000: Disable

- 001 240ohm

010: 120ohm

011: 80ohm

- 100: 60ohm

101: 48ohm

- 110: 40ohm

- 111: 34ohm

3 Hi3516AV300 DDR4 容量配置说明

3.1 DDR4 uboot 表格说明



Hi3516AV300 存储器接口在对接 DDR4 的时候,支持最大数据位宽 32bit,单通道模式。关于 DDR 的相关配置都是在 uboot 表格中实现的,可i3516AV300 发布的 DDR4 有两个表格,分别对应 DDR4DMEB 单板和 DMEBLIXE 单板的设计。

- DDR4DMEB uboot 表格: Hi3516AV300-DDR4DMEB_4L_FLYBY-DDR4_2133M_1GB_16bitx2-A7_900M-SYSBUS_300M
- DMEBLITE uboot 表格: Hi3516AV300-DMEBLITE_6L_T-DDR4_2133M_1GB_16bitx2-A7_900M-SYSBUS_300M

发布表格支持的 DDR 规格如表 3% 所示。

表3-1 发布表格支持的 DDR NA

Uboot 表格	总容量/总位 宽	通道 ShertY	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
DDR4DMEB uboot 表格	1GB/32bit	通道 0	DDR4	1800	1	16bit*2	4Gbit
DMEBLITE uboot 表格	1GB/32bio ¹³	通道 0	DDR4	1800	1	16bit*2	4Gbit

M ii ii

如果基于某个表格支持的 DDR 规格,同时减小每个 DDR 颗粒的容量,而且每个 DDR 颗粒的容量相同,可以不用修改配置。

3.2 DDR4DMEB 单板容量修改说明

DDR4DMEB 单板默认的 uboot 表格支持单通道,位宽 32bit,单颗粒 4Gbit,总容量 1Gbyte,如果有涉及到 DDR 容量的变化,需要对 uboot 表格做相应的修改,下面列举几种常见的容量设计方案及配置修改说明。

表3-2 DDR4DMEB 单板不同容量设计方案

DDR4DMEB 不同容量方 案	总容量/总位 宽	通道	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
方案一	2GB/32bit	通道 0	DDR4	1800	1	16bit*2	8Gbit
方案二	512MB/16bit	通道 0	DDR4	1800	1	16bit*1	4Gbit
方案三	1GB/16bit	通道 0	DDR4	1800	1	16bit*1	8Gbit

3.2.1 DDR4DMEB 方案一配置说明

DDR4DMEB 方案一的设计需要基于默认 uboot 表格做如下修改。

地址映射空间的修改

Uboot 表格中的 ddrc 页面原始配置:

修改后的配置:

容量修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_RNKVOL 0x8060 0x542 0 write 31 0 0x0000000FD

修改后的配置:

DMC0_CFG_RNKVOL	0x8060	0x552	0	write	31	0	0x0000000FD
-----------------	--------	-------	---	-------	----	---	-------------

tRFC 参数修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_TIMING8	0x8120	0x03e1f008	0	write	31	0	0x000000FD
------------------	--------	------------	---	-------	----	---	------------

修改后的配置:

DMC0_CFG_TIMING8	0x8120	0x04f27808	0	write	31	0	0x0000000FD
------------------	--------	------------	---	-------	----	---	-------------

3.2.2 DDR4DMEB 方案二配置说明

DDR4DMEB 方案二的设计需要基于默认 uboot 表格做如下修改。

位宽的修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_DDRMODE	0x8050	0xC10227	0	write	31	0	0x0000000FD	
修改后的配置:								
2	0.00.50	0. 640045	0	00/00	2,	0	0.0000000	
DMC0_CFG_DDRMODE	0x8050	0xC10217	0	wate	31	0	0x0000000FD	

高 16bit 禁止

DIMEG_CI G_DDIRMODE	OAO	330	0XC10217		/ WEALC	31	U	0X00000001 B		
高 16bit 禁止 Uboot 表格中的 ddrphy0 页面原始配置:										
DXCTRL(BYTE2)	0xc308	0xf80	800	0	write	31	0	0x0000000FD		
DXCTRL(BYTE3)	0xc388	08480	800	0	write	31	0	0x0000000FD		
DXNBISTCTRL	0xc300 5%	0x250	1FF01	0	write	31	0	0x0000000FD		
DXNBISTCTRL	0xc3 % 0	0x250	1FF01	0	write	31	0	0x0000000FD		

DXCTRL(BYTE2)	0xc308	0xf80803	0	write	31	0	0x0000000FD
DXCTRL(BYTE3)	0xc388	0xf80803	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x0	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x0	0	write	31	0	0x0000000FD

3.2.3 DDR4DMEB 方案三配置说明

DDR4DMEB 方案三的设计需要基于默认 uboot 表格将方案一和方案二的修改一起合

3.3 DMEBLITE 单板容量修改说明

DMEBLITE 单板默认的 uboot 表格支持单通道,位宽 32bit,单颗粒 4Gbit,总容量 1Gbyte,如果有涉及到 DDR 容量的变化,需要对 uboot 表格做相应的修改,下面列举 几种常见的容量设计方案及配置修改说明。

表3-3 DMEBLITE 单板不同容量设计方案

DMEBLITE 不同容量方 案	总容量/总位 宽	通道	DDR 类型	DDR 速率 (Mbps)	Rank 数量	DDR 位宽(单颗 粒位宽*数量)	单颗 DDR 容量
方案一	2GB/32bit	通道 0	DDR4	1800	1	16bit*2	8Gbit
方案二	512MB/16bit	通道 0	DDR4	1800	1	16bit*1	4Gbit
方案三	1GB/16bit	通道 0	DDR4	1800	1	16bit*1	8Gbit

3.3.1 DMEBLITE 方案一配置说明

DMEBLITE 方案一的设计需要基于默认 uboot 表格做如下修改。

地址映射空间的修改

DMEBLITE 万案一的设计需要基于默认 uboor 表格做如下修改。									
地址映射空间的修改									
Uboot 表格中的 ddrc 页面原始配置:									
AXI_REGION_MAP	0x0100	6 81680	0	write	31	0	0x0000000FD		
修改后的配置: A Sheather									

容量修改

Uboot 表格中的 ddrc 页面原始配置:

DMC0_CFG_RNKVOL	0x8060	0x542	0	write	31	0	0x0000000FD
-----------------	--------	-------	---	-------	----	---	-------------

修改后的配置:

DMC0_CFG_RNKVOL	0x8060	0x552	0	write	31	0	0x000000FD
-----------------	--------	-------	---	-------	----	---	------------

tRFC 参数修改

Uboot 表格中的 ddrc 页面原始配置:

修改后的配置:

DMC0 CFG TIMING8	0x8120	0x04f27808	0	write	31	0	0x0000000FD
DIVICO_CI O_TIIVIII (O)	070120	0.04127606	U	WIIIC	31	U	0X0000001D

3.3.2 DMEBLITE 方案二配置说明

DMEBLITE 方案二的设计需要基于默认 uboot 表格做如下修改。

位宽的修改

位宽的修改	DMEBLITE 万茅	LITE 万案二的设计需要基于默认 uboot 表格做如下修改。								
	Uboot 表格中的	ddrc 页面原	始配置:		rechnolo.					
DMC0_CFG_DI	DRMODE	0x8050	0xC10227	Qo	write	31	0	0x0000000FD		

修改后的配置:

高 16bit 禁止

Uboot 表格中的 ddrphy0 页面原始配置:

DXCTRL(BYTE2)	0xc308	0xf80800	0	write	31	0	0x000000FD
DXCTRL(BYTE3)	0xc388	0xf80800	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x2501FF01	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x2501FF01	0	write	31	0	0x0000000FD

修改后的配置:

DXCTRL(BYTE2)	0xc308	0xf80803	0	write	31	0	0x000000FD
DXCTRL(BYTE3)	0xc388	0xf80803	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc300	0x0	0	write	31	0	0x0000000FD
DXNBISTCTRL	0xc380	0x0	0	write	31	0	0x0000000FD

3.3.3 DMEBLITE 方案三配置说明

DMEBLITE 方案三的设计需要基于默认 uboot 表格将方案一和方案二的修改一起合入。

cooping only for sheather fish charling Industrial Technology co. . Ltd.