## Séquence 3 : Exercices

## **Seq3.Exercice 1 : Circuit combinatoire**

Trois cellules photoélectriques sont éclairées par trois rayons lumineux clignotants. Ces rayons doivent clignoter de manière séquentielle pour que les trois rayons ne soient jamais allumés ou éteints en même temps. Chaque cellule sert à contrôler un de ces rayons et constitue un circuit qui produit une tension de sortie BASSE quand elle est dans le noir, et une tension de sortie HAUTE quand elle est éclairée.

Créez un circuit logique dont les entrées sont les tensions de sortie de ces trois cellules et qui doit produire un signal de niveau HAUT quand les trois rayons sont allumés ou éteints en même temps.


Cellule par éclairée > Tension Basse en sortie V-0 Cellule eclairée > Tension Haute en sortie V-

Les 3 cellules éclairées en  $\widehat{m}$  temps:  $(V_A=1).(V_B=1).(V_{C=1})$ Les 3 cellules dans le noir en  $\widehat{m}$  temps:  $(V_A=0).(V_B=0).(V_C=0)$ 

D'où la farction F:

F= VA.VB.Vc + VA.VB.Vc

Et le circuit combinatoire correspondant:



### **Seq3.Exercice 2 : Circuit combinatoire**

Quatre grandes cuves dans une usine de fabrication de produits chimiques contiennent différents liquides chauffés. Des capteurs limnimétriques (de niveau) servent à déceler le dépassement d'un niveau préétabli dans les cuves A et B. Des capteurs thermométriques surveillent la température des cuves C et D pour qu'elle ne descende pas sous une température de consigne. Supposez que les capteurs limnimétriques sont à 0 quand le niveau est correct et à 1 quand il est trop haut. En outre, supposez que les capteurs thermométriques sont à 0 quand la température est acceptable et à 1 quand elle est trop basse.


Concevez un circuit logique qui sonne l'alerte quand se produisent en même temps un niveau trop haut dans A ou B et une température trop basse dans la cuye Cou la cuye D

S vaut 1 quond: NA. NB. (Tc + T3)

S vaut o sinan

S=(NA+NB), (Tc+TD)

D'où le schéma du circuit combinatoire dont la fonction de sortie est S:



### **Seq3.Exercice 3 : Comparateur**

On rencontre très souvent la nécessité de comparer deux entiers (A = B, A > B ou A < B).


1. Ecrire la table de vérité correspondant à ces trois fonctions de comparaison de 2 bits. La fonction  $S_1$  doit être égale à 1 si et seulement si A > B, la fonction  $I_1$  si et seulement si A < B et la fonction  $E_1$  si et seulement si A = B. Ce qui nous donne :

A	В	$S_1 (A > B)$	$I_1 (A < B)$	$E_1 (A = B)$
0	0	0	0	<b>/</b>
0	1	0	1	Q
1	0	/	0	0
1	1	0	0	Λ

2. En déduire les expressions logiques de S<sub>1</sub>, I<sub>1</sub> et E<sub>1</sub>.

$$S_{A} = A \cdot \overline{B}$$
 $T_{A} = \overline{A} \cdot \overline{B}$ 
 $E_{A} = \overline{A} \cdot \overline{B} + A \cdot B$ 

3. Donner le diagramme d'un bloc logique comparant deux bits A et B, en utilisant des inverseurs, des portes ET et OU.



On désire comparer deux nombres binaires de deux bits chacun, A ( $A_1$   $A_0$ ) et B ( $B_1$   $B_0$ ), le poids des bits étant  $2^0$  pour  $A_0$  et  $B_0$  et  $2^1$  pour  $A_1$  et  $B_1$ .

Le comparateur aura 3 sorties :  $S_2$  doit être égale à 1 si et seulement si A > B, la fonction  $I_2$  si et seulement si A < B et la fonction  $E_2$  si et seulement si A = B.

- 4. Donner la table de vérité liant S<sub>2</sub>, I<sub>2</sub>, E<sub>2</sub> à A<sub>1</sub> A<sub>0</sub> B<sub>1</sub> B<sub>0</sub>.
- 5. Simplifier ces fonctions à l'aide de tableaux de Karnaugh.
- 6. Dessiner le logigramme en utilisant des portes NAND

	Se:				
A.A. BIBO	$\infty$	01	11	10	
<u>00</u>	0	0	O	0	Γ
01		0	0	0	Ī
11_	XD		0		
10		لا	ව	0	

$$S_{2} = A_{1}.B_{1} + A_{0}B_{1}B_{0} + A_{1}A_{0}B_{0}$$

$$T_{2} = \overline{A_{1}}.B_{1} + \overline{A_{1}}\overline{A_{0}}B_{0} + \overline{A_{0}}B_{1}B_{0}$$

$$E_{2} = \overline{A_{1}}\overline{A_{0}}B_{1}B_{0} + \overline{A_{1}}A_{0}B_{1}B_{0} + \overline{A_{1}}\overline{A_{0}}B_{1}B_{0} + \overline{A_{1}}\overline{A_{0}}B_{1}B_{0}$$

$$S_{2} = \overline{A_{1}B_{1} + A_{0}B_{1}B_{0} + A_{1}A_{0}B_{0}}$$

$$S_{2} = \overline{A_{1}B_{1} \cdot A_{0}B_{1}B_{0} \cdot A_{1}A_{0}B_{0}}$$


$$J_{2} = \overline{A_{1} \cdot B_{1} \cdot A_{1}A_{0}B_{0} \cdot A_{1}A_{0}B_{0}}$$

$$I_{2} = \overline{A_{1} \cdot B_{1} \cdot A_{1}A_{0}B_{0} \cdot A_{1}A_{0}B_{1}B_{0}}$$

$$E_{2} = \overline{A_{1}A_{0}B_{1}B_{0} \cdot A_{1}A_{0}B_{1}B_{0} \cdot A_{1}A_{0}B_{1}B_{0}}$$

7. Les formes d'onde de la figure Exo3.1 sont appliquées au comparateur telles qu'illustrées. Déterminez la forme d'onde de la sortie égalité (A=B).

Figure Exo3.1




# \* \* Seq3.Exercice 4 : Additionneur binaire

Un demi-additionneur permet de réaliser l'addition de deux bits (variables ai, bi). Le résultat de l'addition est la somme Si, et une retenue Ri.

- 1. Donner la table de vérité du demi-additionneur : deux entrées ai, bi, deux sorties Si et Ri.
- 2. En déduire les équations booléennes de Si et Ri en fonction de ai et bi.
- 3. Faire le schéma du demi-additionneur avec des portes logiques.

Un demi-additionneur permet d'additionner 2 bits. Il a deux sorties : la somme et la retenue. Sa table de vérité est :

A	В	S	R
0	0	0	0
0	1	1	0 0 0
1	$\begin{array}{c} 1 \\ 0 \end{array}$	1	0
1	1	0	1



D'après la table de vérité, on peut écrire l'expression de la somme S et de la retenue E :

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

 $R = A \cdot B$ 

Pour additionner deux nombres à plusieurs bits, il faut tenir compte de l'éventuelle retenue de l'étage précédent (dans l'opération, les retenues se propagent d'un rang au rang supérieur). Un demi-additionneur ne peut donc réaliser cette opération. Il faut un circuit à 3 entrées, c'est ce que l'on appelle un additionneur complet.

Les variables Si et Ri correspondent au résultat (somme et retenue) de l'addition de ai, bi et Ri-1

Donner la table de vérité de l'additionneur complet : 3 entrées ai, bi, Ri-1, deux sorties Si et Ri.

- 1. En utilisant un tableau de Karnaugh pour chacune des deux sorties, en déduire les équations logiques de Si et de Ri.
- 2. Faire le schéma de l'additionneur complet avec des portes logiques.

Pour pouvoir additionner des nombres à plusieurs bits, il faut à chaque rang tenir compte de la retenue des bits de poids inférieur. Un circuit additionneur doit donc comporter 3 entrées et 2 sorties. La table de vérité d'un tel circuit est :

A	В	R <sub>e</sub>	S	$R_s$
0 0 0 0	0	0	0	0
0	0	1 0	1	0
0	1	0	1 0	0
0	1	1 0	0	1
1	1 1 0 0	0	1	0
1	0	1 0	1 0 0	1
1	1			0 0 0 1 0 1 1
1	1	1	1	1

A partir de cette table de vérité, nous pouvons remplir les tableaux de Karnaugh et simplifier les expressions de S et R

<i>s</i> :	R \AB	00	01	11	10
	0	0	1	0	1
	1	1	0	1	0
$S = A \oplus B \oplus R$					

\_

Ou encore  $Re(A \oplus B) + AB$  ce qui permet de re-utiliser le  $A \oplus B$  de S

#### Démonstration de S:

$$\begin{split} \mathcal{S} &= \overline{R_e} \overline{AB} + \overline{R_e} A \overline{B} + R_e \overline{AB} + R_e A B \\ &= \overline{R_e} \left( \overline{AB} + A \overline{B} \right) + R_e \left( \overline{AB} + A B \right) \\ &= \overline{R_e} \left( A \oplus B \right) + R_e \left( \overline{A \oplus B} \right) \\ \mathcal{S} &= R_e \oplus A \oplus B \end{split}$$



# **X** Seq3.Exercice 5 : Schéma interne d'un multiplexeur

Un multiplexeur est un circuit logique à N entrées de données (Ei) et une sortie S qui transmet les informations provenant de l'entrée sélectionnée. Pour sélectionner une entrée, le multiplexeur reçoit un code de sélection qui provient de n entrées complémentaires appelées entrées d'adresse (Aj). Les nombres N et n sont liés par la relation N=2<sup>n</sup>.

Multiplexeur élémentaire à 2 entrées de données (donc une entrée d'adresse) :

- 1. Donner la table de vérité du multiplexeur
- 2. En déduire l'équation logique de la sortie S
- 3. Donner le schéma du multiplexeur

1)				
'') (	€ <sub>∧</sub>	€.	A	S
	00	0-0-	0000	0-0-
	0011	0 - 0 -	  -  -  -	0 0 1

Si 
$$A = 0$$


$$\Rightarrow S = E_0 \left( Fonct^{+} \right)$$


$$\Rightarrow S = E_1 \left( Fonct^{+} \right)$$

$$\Rightarrow S = E_1 \left( Fonct^{+} \right)$$

$$\Rightarrow S = E_1 \left( Fonct^{+} \right)$$

$$2)$$
  $S = \tilde{H}$ 






(Entrée d'achesse ou de "sélection")

Multiplexeur à 4 entrées de données (donc 2 entrées d'adresse) :

- 4. Donner la table de vérité du multiplexeur
- 5. En déduire l'équation logique de la sortie S
- 6. Donner le schéma du multiplexeur

4)



- S= Ā, Āo Eo + Ā, AoE, +A, Āo Ez + A, Ao Ez Faire le schéma de l'équation ci-dessus

## \* \*


# **Seq3.**Exercice 6 : Application du multiplexeur – sélection de données

1. Pour le multiplexeur de la figure Exo6.1, déterminez la sortie en réponse aux états d'entrée suivants : D<sub>0</sub>=0, D<sub>1</sub>=1, D<sub>2</sub>=1, D<sub>3</sub>=0, S<sub>0</sub>=1, S<sub>1</sub>=0.

On rappelle que  $S_0$  et  $S_1$  sont les entrées de sélection, et  $D_0$  à  $D_3$  les entrées de données. La table de vérité du MUX est la suivante :

Entrées de	Y	
$S_1$	$S_0$	
0	0	$D_0$
0	1	$\mathbf{D}_1$
1	0	$D_2$
1	1	D <sub>3</sub>


*Figure Exo6.1* (p334)



$$S_0=\Lambda$$
,  $S_{\Lambda}=0$   
 $S_{\Lambda}: poids fort \Rightarrow \fort \Rightar$ 

2. Si les entrées de la sélection des données du multiplexeur de la figure Exo 6.1 suivent la séquence illustrée par les formes d'onde de la figure Exo6.2, déterminez la forme d'onde de sortie en réponse aux entrées de données spécifiées à la question 1.

Figure Exo6.2



3. On observe les formes d'onde de la figure Exo6.3 aux entrées d'un multiplexeur 74HC151 à 8 entrées. Dessinez la forme d'onde de la sortie Y.

On rappelle que S<sub>0</sub>, S<sub>1</sub>, S<sub>2</sub> sont les entrées de sélection.

Il faut un niveau BAS sur l'entrée *valudation* pour permettre aux données d'entrée sélectionnées de traverser jusqu'à la sortie. Si cette entrée est au niveau HAUT, alors Y=0.

