

LLM 原始回复

Sure, here is the design...

解释文本

<reasoning> First we ... </reasoning>

CoT 推理段

```
```verilog
```

Markdown 围栏

```
module adder(...); ... endmodule
```

目标 Verilog 代码块

```
```
```

Markdown 围栏

Hope this helps.

解释尾段

阶段 1: 移除 Markdown 围栏 (正则匹配 ``verilog ... `` 并剥离)

阶段 2: 定位 module ... endmodule (忽略解释文本与 CoT 推理)

阶段 3: 写入 candidate.v (仅保留可编译的 Verilog 代码)

iverilog -g2012 编译 + vvp 仿真

该提取流程兼容 Base / CoT / Few-shot / Few-shot+CoT 四种提示策略，无需为不同策略维护专用解析器。