


图 3.4 LLM 回复到可编译 Verilog 的提取流程



该提取流程兼容 Base / CoT / Few-shot / Few-shot+CoT 四种提示策略，无需为不同策略维护专用解析器。