

Washing ZKPwhale Chip 芯片架构设计

高性能计算单元

自研DPU芯片架构,异构多核芯 片架构, 更适合密集计算, 支持多核间 通讯纳米级延迟, 支持多命令队列和多 状态队列。

内置可编程逻辑单元,以便用户 可以根据需要自定义和配置芯片的功能 。支持多种不同曲线、运算长度动态可 变、最大数据长度: 1.34亿。



安全特性强化

作为一颗专注于隐私计算和零知识 证明的SOC芯片, 在硬件层面加强了安 全特性,内置加密引擎、安全存储单元等, 以确保敏感数据和操作的安全性。

芯片需要与外部设备进行数据交换 和通信,内置PCIe通信接口和相应的通 信模块。支持扩展FPGA\支持多芯片互联。

灵活的可编程逻辑

支持片间互联