
项目:基于 Riffa 框架的 PCIE 2.0 x2 的桌面共享

1.项目框架




2.项目流程

1) 移植 Riffa 到自己的项目中

Riffa 源码有这么几个部分




我们所需要的是以下 2 个部分



将这两个部分的文件复制到自己的工程 design 中

2) 生成 PCIE 的 IP(重要!!!)

双击 IP Catalog, 搜索 PCIe, 双击 7 Series Integrated Block for PCI Express



首先在 model 里选择 ADVANCED 模式,这样用户就有更多选项可选择。 在定义选项中我们不用以下选项:

LinkRegisters, PowerMangement, Ext. Capabilities, Ext. Capabilities2, T L Settings and DL/PL Settings.


设备端口类型选择 PCI Express 端点设备 线宽选择 x2

速率选择 5.0Gt/s 即 PCIE2.0

axi 时钟选择 62.5, 也可以选择更高时钟

数据位宽选择 64

PIPE 模式仿真选择 none, 我们没有仿真模型, 不能进行仿真




设置设备 ID 有助于识别不同的 FPGA 在多 FPGA 系统中,可以设置也可以默认不修改。其他选项,特别是供应商 ID,必须保持不变。

Contraction of the Contraction o	ore Capabilities	Link Registers	Interrupts	Power Management	Ext Cap	at 4 >
ID Initial Values						
Vendor ID	10EE	Range: 0000. FFF				
Device ID	7024	Range: 0000. PFF				
Revision ID	00	Range: 00FF				
Subsystem Vendor ID	10EE	Range: 0000. FFF	10			
Subsystem ID	0007	Range: 0000. FFF				
Class Code	Lookup Assistant					
Base Class Menu	Simple con	munication' contro	llers			
Base Class Value	05					Range: 6
Sub Class Interface	Menu Generic XI	Compatible seria	l controller		*	
Sub Class Value	80					Range: (
Interface Value	00					Range: (
	058000					
Class Code (Hex):						

必须配置下图选项,让BAR0 启用。将类型设置为 Memory 和单位 KiloByters,并从下拉菜单中将"大小"值设置为 1。如果这些值没设置正确,RIFFA 的驱动将不能识别 FPGA 器件

Basic IDs	BARs	Core Capab	ilities	Link Registe	rs Interrupts	Power Management	Ext Capal
	BIOS or	OS determi	nes what a	ddresses to		ve as a mechanism fo device, the Base Ado	
✓ Bar0 Enak	oled					Bari Enabled	
Type	м	emory	- □ 64	bit 🗌 Pre	fetchable	Type	II/A
Size Unit	t K	ilobytes	- Size Va	lue 1	*	Size Unit	Kilobyte
Value (He	(x); PP	PPPC00				Value (Hex):	00000000
Bar2 Enel	oled					Bar3 Enabled	
7	w	//	- max	ii - E	fordall.		17/4

在此选项卡中选择"优化总线主控应用程序"和"扩展标签字段。.从下拉列表中选择最大有效载荷大小 ,用于设置 RIFFA C MAX PAYLOAD BYTES 参数。



在下图所示的中断选项卡中,清除 Enable INTx (禁用)的复选框的 INTx)即不用传统带中断管脚的中断模式。选择消息中断,64 位地址信息。

sponent Name p	cie_7x_1							
Basic IDs	BARs	Core Capabilities	Link Registers	Interrupts	Power Management	Ext Capabilities	Ext Capabilities-2	TL St 4
Legacy Interr Enabl Interrupt	e IntX PIN	ings NONE +						
⊘ 64 bi	t Addres Message ector Ma	pability Structure is Capable Capable isking Capable	1 vector	•				
Enabl		apability Structur			SIx Pending Bit Arre	ay (PBA) Settings		
Tabl	s Size (Hex): 1	Range: 180	10	PBA Offset	0	Range: 01FFFFFFF	
Tabl	offset	0	Range: 018	FFFFFF	PBA BAR Indicate	r BAR 0 w		

在下图所示的共享逻辑选项卡中,清除显示的所有复选框。 这些设置不会影响生成的核心,但会影响 Vivado 生成的示例设计。生成的示例设计将为 RIFFA 提供一个镜像设计。

Shared Logic		
	ether Clocking and/or Transceiver GT COMMON is included in the core i le Shared Logic in core	tself or
_ Inclu	le Shared Logic (Clocking) in example design	
Inclu	Indicates that the Clocking in the example design design is enabled.	
Shared Logic 0	verview	
	OCKING and GT_COMMON used by this core are located in this IP core, a ption was also available with previous versions of the core	and not a
	Example Design	
	Core with No Shared Logic CLOCKING GT_COMMON	

在"接口参数"选项卡中,选择与下图一样的选项,简化生成的核心接口



3) 将 RIFFA 顶层中的 IP 改成自己 IP 的 name, 并删除无效文件

4) 更改顶层中的参数

```
`include "tlp.vh"
`include "xilinx.vh"
      timescale 1ps / 1ps
                                                                用户通道数,最多好像是16,与lan
     module AC701_Gen1x4If64
                                                                无关
49
         #(// Number of RIFFA Channels
50
           parameter C_NUM_CHNL = 1,
51
           // Number of PCIe Lanes
52
           parameter C_NUM_LANES =
           // Settings from Vivado IP General
           parameter C_PCI_DATA_WIDTH = 64
                                                                           与我们设计的PCIE的x2有
           parameter C_MAX_PAYLOAD_BYTES
56
           parameter C_LOG_NUM_TAGS = 5
                                                                           关,我们设计的是x2这就是2
         (output [(C_NUM_LANES - 1) : 0] PCI_EXP_TXP,
output [(C_NUM_LANES - 1) : 0] PCI_EXP_TXN,
input [(C_NUM_LANES - 1) : 0] PCI_EXP_RXP,
input [(C_NUM_LANES - 1) : 0] PCI_EXP_RXN,
61
                                                                    这两个数值是IP核内设置的,每次
63
          output [3:0]
                                         LED,
PCIE_REFCLK_P,
                                                                    可以传输的bit数和每次最大传输
64
          input
65
                                         PCIE_REFCLK_N,
          input
66
                                         PCIE_RESET_N
                                                                    的数据DW数
          input
          );
68
69
                                         pcie_refclk;
         wire
70
         wire
                                         pcie reset n;
```

- 5) 绑定管脚, 生成 bit, 下载板卡
- 6) Riffa 官方提供了c测试文件



为了使用这个测试,我们需要安装驱动,官方驱动没有数字签名所以必须先要关闭

Win10 关闭数字签名的方法:

管理员运行 cmd,输入 bcdedit. exe /set nointegritychecks on 重启电脑 准备安装驱动 打开设备管理器,查看是否有 PCI 位置设备,如果没有请重复检查是否 FPGA 程序下载然后重启,重启后查看是否有 PCI 未知设备,如果没有需要检查 FPGA 程序是否正确了。


找到 riffa 2.2.2\install\windows\win7 下的

带有 dbg 结尾的是带有调试薪资打印功能的,请安装此版本。


把此文件拷贝到目标需要安装的计算机中

Win7 直接右键管理员安装即可(注意必须已经关闭数字签名,也就之前的 CMD 的操作)

如果是 WIN10 操作系统,需要右键更改兼容模式为 win7 模式,再进行安装。



如果是 win10 需要设置兼容模式,在安装前设置注意注意!



再进入设备管理器查看已经有个 Riffa device, 然后需要重启计算机, 这步必须做



输入如下指令发送测试数据,其实这个指令时 sample_app 文件下的 testutil.exe

的应用程序,也就是 PCIE 测试程序

命令如下:

testutil 2 0 0 10240000

命令含义, testutil 是命令名称 2 表示测试收发数据,第一个 0 表示 FPGA ID 默

认只有一个 PCIE 板卡所以为 0,第二个 0 表示 chn1 为 0,这个再 PCIE 开发中我

们设置 1 个 chn1 所以 id=0;最后一个是发送多少 word 用于测试数据。运行后打印带宽信息如下证明板卡和程序驱动运行成功。

7) 编写自己的用户模块了,在本项目中编写了一个 conf_channel,image_ctrl, ack_ctrl

3.模块介绍

conf_channel	上位机发送截屏的大小,长宽
image_ctrl	上位机实时发送截屏
ack_ctrl	回复上位机收到
Top_ddr3_hdmi	Ddr3_hdmi 的封装

Conf_channel 信号介绍

output	[31:0] WIDTH	接受上位机传送来的宽
output	[31:0] HEIGHT	接受上位机传送来的高
output	CONF_END	接受完成之后的 flag 信号

image_ctrl 信号介绍

input CONF_END	通过这三个信号来判断是否是需要的 帧,如果是则交给 ddr3_hdmi 模块存储
input [31:0] HEIGHT	显示,不需要就丢弃
Input [31:0] WIDTH	
output WR_EN,	若为有效帧,此两个信号为交给下一模 块存储显示的数据信号
output [127:0] WR_DATA	
output FRAME_END,	帧结束信号

Top_ddr3_hdmi 模块介绍

Input WR_EN	需要连续的 64 个 128bit 的数据
Input [127:0] WR_DATA	
其他信号	其他信号都需要接到顶层,绑定管脚

4. conf_channel 模块时序

|配置通道1: 传输一幅图像的w和h, 所有信号的低位

配置包长度为 8 个 32 位的 DW。


包头为第 0 个 DW 32' h01010101

配置数据宽度 第 1 个 DW:按照宽度进行下发。

配置数据高度 第 2 个 DW: 按照高度进行下发。 第 3^{\sim} 7 个 DW: 为保留填充 0.

发送配置包要求: 需要在两个帧之间发送, 不能在发送图像期间发送。

CHNL_RX_LEN:传输的是DW的数量,但是我们传输过来的DATA是64bit



- 低32位应该为32'h01010101,高32位为w
- (2) 低32位应该为h,高32位为0

③④全为0

5. Image_ctrl 模块时序

