```
LIBRARY ieee;
    USE ieee.std logic 1164.ALL;
 3
 4
     ENTITY watering tb IS
 5
     END watering tb;
 6
 7
8
     در اینجا یک ماژول یه اسم
9
    watering tb
    ساخته شده است که فقط برای تست است
10
11
     و هیچ ورودی یا خروجی ندارد
12
13
14
    ARCHITECTURE behavior OF watering tb IS
15
         COMPONENT watering
16
17
         PORT (
18
              clk: IN std logic;
19
              i reset : IN std logic;
20
              i start : IN std logic;
21
              i M : IN std logic vector(2 downto 0);
22
              i T : IN std logic;
23
              i L : IN std logic;
              o state : OUT std_logic_vector(1 downto 0);
24
25
              o SEG : OUT std logic vector(7 downto 0);
              o_watering : OUT std_logic;
26
27
              o_M : OUT std_logic_vector(2 downto 0);
28
              o_T : OUT std_logic;
29
              o L : OUT std logic
30
             );
31
         END COMPONENT;
32
33
34
    در اینجا ماژول اصلی به این ماژول اضافه شده است
35
    برای این کار از دستورات مربوط به
36
     component
     استفاده کرده ایم
37
38
39
40
        signal clk : std logic := '0';
41
        signal i_reset : std_logic := '0';
        signal i_start : std logic := '0';
42
43
        signal i M : std logic vector(2 downto 0) := (others => '0');
44
        signal i T : std logic := '0';
45
        signal i L : std logic := '0';
46
47
    در اینجا سیگنال هایی همنام با ورودی ها با همان تعداد بیت تعریف شده است
48
    مقدار اولیه آنها صفر قرار داده شده است
49
50
51
        signal o state : std logic vector(1 downto 0);
52
        signal o SEG : std_logic_vector(7 downto 0);
53
        signal o watering : std logic;
        signal o M : std logic vector(2 downto 0);
54
55
        signal o T : std logic;
56
        signal o_L : std_logic;
57
58
59
    .در اینجا سیگنال هایی همنام با خروجی ها تعریف شده است
60
61
62
63
64
   BEGIN
65
        uut: watering PORT MAP (
66
67
               clk => clk,
68
               i reset => i reset,
69
               i start => i start,
```

```
71
                 i^T => i T,
 72
                 i L => i L,
 73
                 o state => o state,
 74
                 o SEG => o SEG,
 75
                 o_watering => o_watering,
 76
                 \circ M => \circ M,
 77
                 \circ T => \circ T,
 78
                 \circ L => \circ L
 79
               );
 80
 81
 82
 83
      در اینجا سیگنال هایی که تعریف کرده بودم و همنام با ورودی ها و خروجی ها بود
 84
      را به بلوک خودش وصل میکنیم
 85
 86
 87
 88
 89
          process
 90
         begin
 91
               clk <= '0';
               wait for 50 ns;
 92
               clk <= '1';
 93
 94
               wait for 50 ns;
 95
          end process;
 96
 97
 98
      در این پراسس کلاک ساخته شده است
 99
100
101
102
103
104
105
          process
106
          begin
107
               i start <= '0';
108
               i_reset <= '1';
               i M <= "000";
109
110
               i T <= '0';
               i L <= '0';
111
112
             wait for 200 ns;
113
               i reset <= '0';
114
             wait for 300 ns;
115
              i start <= '1';
116
             wait for 200 ns;
117
               i M <= "111";
               i_T <= '0';
118
               i_L <= '0';
119
120
             wait for 100 ns;
121
              i M <= "011";
122
               i T <= '1';
123
               i L <= '1';
124
             wait for 100 ns;
125
               i M <= "001";
126
               i T <= '0';
127
               i L <= '1';
128
             wait for 100 ns;
               i M <= "011";
129
               i_T <= '0';
130
131
               i L <= '0';
132
              wait for 100 ns;
              i M <= "010";
133
134
               i T <= '1';
135
              i L <= '1';
              wait for 100 ns;
136
               i M <= "110";
137
               i T <= '1';
138
```

70

i M => i M

```
139
              i L <= '0';
140
            wait for 100 ns;
              i_M <= "000";
i_T <= '1';
i_L <= '0';
141
142
143
            wait;
144
145
        end process;
146
147
148
     در این پراسس ورودی های لازم برای تست مدار ساخته شده است
149
150
     END;
151
```