LICENCE

4 – Machines à Etats

Systemes Numeriques & Processeurs Embarques



Julien DENOULET

julien.denoulet@sorbonne-universite.fr L3 EEA - LU3EE100


SU – LIP6 L3 EEA – LU3EE100

Plan

- Graphes d'état
- Transposition Machine de Moore
- Codage des états
 - Aléatoire
 - Adjacent
 - One Hot
 - Total Synchrone
- Machine de Mealy
- Description VHDL

C4

Previously on LU3EE100...



L3 EEA - LU3EE100

Périphérique Matériel

- Composant qui aide le processeur à réaliser une tâche spécifique
- Architecture d'un périphérique
 - Registres d'interface avec le processeur (voir plus tard...)
 - Partie opérative
 - Partie contrôle

PARTIE PARTIE CONTRÔLE

Périphérique

Périphérique

C4

Partie Opérative / Contrôle

- Système Numérique Complexe
 - Partition des Ressources
 - Calcul et Mémorisation (PARTIE OPÉRATIVE)
 - Contrôle

(PARTIE CONTRÔLE)




PARTIE OPERATIVE PARTIE CONTRÔLE

C4

Partie Opérative / Contrôle

- P.Ctrl commande les actions de la P.Opé
 - En fonction
 - 1) Des entrées du système
 - 2) Des résultats engendrés par la partie opérative
 - 3) De la propre évolution de la partie contrôle




C4

Partie Contrôle

- Déroulement des états successifs du système
 - État: donne la valeur des sorties à un instant donné

- Implémenté sous la forme d'une machine à états
 - Idem "automate« , "séquenceur« , "machine à états finis"
 - Traduction électronique d'une représentation graphique de l'évolution du système
 - ▶ GRAPHE D'ÉTATS

C4



LEDS = 2 x A

Graphe d'états

Description du comportement du système:

Son état



 Pour chaque état va correspondre une série d'actions **Sortie 1 = ... Sortie 2 = ...**

- Son évolution
 - En fonction (ou non) d'événements sur les entrées du système

C4

Évolution des États


- A chaque étape (cycle d'horloge), le système peut changer d'état
- Il existe deux types de transitions
 - Conditionnelle
 - La transition s'effectue si un événement survient sur l'une des entrées
- Événement

- Inconditionnelle
 - La transition s'effectue indépendamment de l'évolution des entrées

C4



Graphe d'états




C4

Critères de Déterminisme

- Pour être synthétisable, une machine à états doit être déterministe
- Dans le graphe d'états, à tout instant, le système doit être dans un et un seul état
- Contraintes de construction du graphe
 - ➤ Il ne peut y avoir qu'une transition partant d'un état si celle-ci est inconditionnelle
 - \triangleright Si une transition conditionnée par X part d'un état, il existe une ou plusieurs autres transitions partant de ce même état et implémentant la condition \overline{X}
 - Les transitions conditionnelles partant d'un même état sont mutuellement exclusives entre elles


C4

Graphe d'états



C4

Graphe d'états




14

C4

Etat d'initialisation

 Dans le graphe, l'état d'initialisation représente l'état dans lequel se retrouve le système après un RESET ASYNCHRONE




C4

 Les transitions d'un état vers l'état initial par suite d'un RESET ASYNCHRONE ne sont pas explicitées dans le graphe

15

 SEULES les TRANSITIONS SYNCHRONES (sur un front d'horloge) sont représentées dans le graphe d'état



Transposition Matérielle Du graphe aux portes logiques...

Réalisation Machine à États


 Transposition du graphe d'états en un système électronique

C4

Méthode de réalisation

Transposition Électronique


- Éléments nécessaires
 - État du système
 - Registre d'états



Actions du système



Évolution du système




C4

Machine de Moore

- Horloge & RAZ sont des entrées implicites du système
 - > Elles n'apparaissent pas sur le graphe d'états
- Un RAZ asynchrone ramène à l'état initial
- En dehors du RAZ, les changements d'états se font sur un front d'horloge

C4





Réalisation Machine d'états

- 1) Spécifications du cahier des charges (*CRUCIAL*)
- 2) Détermination des états (nombre, fonction)
- 3) Identification des entrées/sorties de la MAE
- 4) Établissement du graphe d'états.
- 5) Détermination de l'encodage des états
- 6) Calcul des équations de l'état futur et des sorties (A l'aide éventuellement d'une table de transition des états)
- 7) Réalisation Synthèse logique

C4

Réalisation Machine d'états





Codage des états

Table de Transition (optionnel)

Etat	E 1	E2	Etat	Sortie	Sortie
Pres.		LZ	Fut.	1	2
S0	0	0	S1	0	0
S0	0	1	S1	0	0
S0	1	0	S2	0	0
S0	1	1	S2	0	0
S1	0	0	S3	1	0
S1	0	1	S3	1	0
S1	1	0	S3	1	0
S1	1	1	S3	1	0
S2	0	0	S2	0	1
S2	0	1	S4	0	1
S2	1	0	S2	0	1
S2	1	1	S4	0	1

Etat	E1	E2	Etat	Sortie	Sortie
Pres.		LZ	Fut.	1	2
S3	0	0	S3	0	1
S3	0	1	S4	0	1
S3	1	0	S3	0	1
S3	1	1	S4	0	1
S4	0	0	S0	1	1
S4	0	1	S0	1	1
S4	1	0	S0	1	1
S4	1	1	S0	1	1

Table de transition du graphe du slide 11

- Les transitions s'effectuent sur des fronts d'horloge
- Une machine d'état est un système SYNCHRONE

C4

Table de Transition (optionnel)

Etat			Ftat	Sortio	Sortie	
_	E1	E2				
Pres.			Fut.	1	2	
S0	0	0	S1	0	0	
S0	0	1	S1	0	0	
S0	1	0	S2	0	0	
S0	1	1	S2	0	0	
S1	0	0	S3	1	0	
S1	0	1	S3	1	0	
S1	1	0	S3	1	0	
S1	1	1	S3	1	0	
S2	0	0	S2	0	1	
S2	0	1	S4	0	1	
S2	1	0	S2	0	1	
S2	1	1	S4	0	1	




Table de transition du graphe du slide 11

- Les transitions s'effectuent sur des fronts d'horloge
- Une machine d'état est un système SYNCHRONE

C4

Codage des états

- L'état du système est représenté par la valeur stockée dans le registre d'états
 - Détermination d'un code pour chaque état
 - La longueur du code détermine la taille du registre d'états

C4

Codage des états

Nombre de bascules minimales nécessaires

- Si 2ⁿ états dans le graphe
- > n bascules dans le registre d'états
- > Choix d'un code binaire pour chaque état

Codage aléatoire


 Le code de chaque état est choisi arbitrairement par le concepteur

Codage adjacent


- Un seul bit peut être modifié pour chaque transition
- Cet encodage n'est pas toujours possible selon les graphes

C4


Exemple Codage Aléatoire



Exemple Codage Adjacent



Exemple Codage Adjacent



Autres codages

- Principe: La taille du code n'est plus forcément optimale
 - Augmentation de la taille du registre d'états
- Cela va permettre de simplifier les fonctions combinatoires


C4



Combinatoire États État Futur D Q État Présent Sorties Sorties

Autres codages

- Codage total synchrone
 - Principe: Coder les états de façon à éliminer le combinatoire de sortie
 - Peut nécessiter plus de bascules pour le registre




C4

Codage Total Synchrone


Méthode

- Recopier l'état des sorties dans le codage des états
- Compléter éventuellement avec d'autres bits




C4

Codage Total Synchrone



 $X = Q_1$ $Y = Q_0$




C4

Autres codages

Codage One-Hot


Principe: 1 bascule par état
 Pour chaque état, le code a 1 seul bit à 1
 Si Qi = 1 alors la machine est à l'état i

> Permet de simplifier les combinatoires



C4


Codage One-Hot



C4

- > Etat Prséent = S0 → Q0=1
- \rightarrow Etat Futur = S2 \rightarrow D2 = 1


Codage One-Hot




C4

$$D_0 = Q_3 D_2 = Q_1 + Q_2 \cdot \overline{E}_2 X = Q_0 + Q_2 + Q_3$$

$$D_1 = Q_0 \cdot E_1 D_3 = Q_0 \cdot \overline{E}_1 + Q_2 \cdot E_2 Y = Q_1 + Q_3$$




- Structure similaire à Moore
- Différence: Le calcul des sorties dépend
 - De l'état présent
 - Des entrées



C4

- Représentation sur le graphe d'états
 - État des sorties sur les arcs



C4

Équations de l'état futur


$$D_0 = \overline{Q}_0.\overline{Q}_1 + \overline{Q}_0.E_2$$

$$Q_1 = Q_1 \oplus Q_0 + \overline{Q}_1.\overline{E}_1$$

Équations des sorties

$$X = E_2.Q_1 + Q_0.Q_1 + E_1.\overline{Q}_0.\overline{Q}_1$$

$$Y = Q_0 + Q_1.\overline{E}_2$$




C4




Machine de Mealy Synchrone

- Inconvénient Mealy:
 - Valeurs transitoires des sorties
 - Synchronisation des différents signaux de sortie
- Solution: Ajout d'un registre de sortie



C4




Codage VHDL

Machines à états - VHDL


Description à l'aide de process

- 1) Process décrivant le séquentiel (registre d'états)
- 2) Process décrivant le combinatoire des états futurs
- 3) Process décrivant le combinatoire des sorties

2) et 3) peuvent être mis dans un même process




C4



C4

```
architecture Moore3 of MAE is
-- Definition d'un type etat
type etat is(S0,S1,S2,S3);
signal EP, EF: etat;
```



begin

```
-- Process du Registre d'etats
process(h,raz)
begin
if raz='0' then EP <= S0;</pre>
```

Codage des états non spécifié. Établi par un outil de synthèse en fonction de consignes

```
45
```

C4

```
\mathbf{X} = \mathbf{0}
                                                              E_1=0
                                          Y = 1
   Combinatoire des etats
process (EP, e1, e2)
                                                               X = 1
Y = 1
begin
  case (EP) is
    when S0 \Rightarrow EF <= S3; if e1 = 1' then EF <= S1; end if;
    when S1 \Rightarrow EF <= S2;
    when S2 => EF<=S2; if e2='1' then EF<=S3; end if;
    when S3 \Rightarrow EF<=s0;
  end case;
end process;
                                          L'état futur doit être spécifié
                                        Pour TOUTES les combinaisons
```

46

C4

des entrées et de l'état présent

```
Combinatoire des sorties
process (EP)
begin
  case (EP) is
    when S0 => X<= \1'; Y<= \0';
    when S1 => X<='0'; Y<='1';
    when S2 => X<='1'; Y<='0';
    when S3 => X<='1'; Y<='1';
  end case;
end process;
end Moore3;
```


```
X = 0
Y = 1
X = 0
Y = 1
X = 0
Y = 0
E_1 = 0
E_2 = 1
Y = 0
X = 1
Y = 0
Y = 1
```

C4

```
-- Tout le combinatoire en un process
process (EP, e1, e2)
                                     X = 0
begin
                                     Y = 1
 X<='1'; Y<='1';
                                                       X = 1
Y = 1
 case (EP) is
    when S0 => Y<= '0';
                 EF<=S3; if e1='1' then EF<=S1; end if;
   when S1 => X<= '0';
                 EF \le S2;
    when S2 => Y<= '0';
                 EF<=S2; if e2='1' then EF<=S3; end if;
   when S3 \Rightarrow EF<=s0;
 end case;
end process;
```

C4


Machine de Mealy - VHDL



C4

Machine de Mealy - VHDL

```
architecture Mealy of MAE is
-- Definition d'un type etat
type etat is(S0,S1,S2,S3);
signal EP, EF: etat;
```



begin

```
-- Process du Registre d'etats
process(h,raz)
begin
  if raz='0' then EP <= S0;
  elsif rising_edge(h) then EP <= EF;
  end if;
end process;</pre>
```

C4

Machine de Mealy - VHDL

```
X = 1
process (EP, e1, e2)
                                              E_{l}=1
begin
                                                   X = 0  E_1 = 0
                                                             X = 1
                                                             Y = 1
 X<='1'; Y<='1';
 case (EP) is
    when S0 => if e1='1' then EF<=S1; Y<='0';
                 else EF<=S3; X<='0'; Y<='0'; end if;
    when S1 \Rightarrow X <= 0'; EF <= S2;
   when S2 => if e2='1' then EF<=S3; Y<='0';
                 else EF<=S2; X<='0'; end if;
   when S3 \Rightarrow EF \leq S0;
    when others => null;
 end case;
end process;
end Mealy;
```

C4

Mealy Synchrone - VHDL

```
architecture Mealy2 of MAE is
-- Definition d'un type etat
                                             E_1 = 1
type etat is(S0,S1,S2,S3);
                                                  X = 0  E_1 = 0
signal EP, EF: etat;
                                    E_2 = 0
-- Sortie du Combinatoire de sortie
signal C1,C2: std logic;
begin
 -- Process du Registre d'etats
 process(h, raz)
 begin
   if raz='0' then EP <= S0; X<='0'; Y<='0';
   elsif rising edge(h) then EP <= EF; X<=C1; Y<=C2;</pre>
  end if:
 end process;
```

C4

X = 1

Mealy Synchrone - VHDL

```
X = 1
process (EP, e1, e2)
                                              E_1=1
begin
                                                   X = 0  E_1 = 0
                                                             X = 1
                                                             Y = 1
 C1 \le 1'; C2 \le 1';
 case (EP) is
    when S0 \Rightarrow if e1='1' then EF<=S1; C2<='0';
                 else EF<=S1; C1<='0'; C2<='0'; end if;
    when S1 => C1<='0'; EF<=S2;
    when S2 => if e2='1' then EF<=S3; C2<='0';
                 else EF<=S2; C1<='0'; end if;
   when S3 \Rightarrow EF \leq S0;
    when others => null;
 end case;
end process;
end Mealy2;
```

C4