



تحویل در روز دوشنبه مورخ ۹۷/۱۲/۱۳ ساعت ۲۳:۵۵ از طریق سایت درس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- توصیف و پیاده سازی: پرسشهای این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوار تر از سایر بخشها
 باشد. الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

ارسال تمرینات به صورت الکترونیکی و از طریق سایت دروس خواهد بود. فایل ارسالی شما فایل zip با نام studentID].HW#].zip شماره دانشجویی و #HW شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را مانند فایل نمونه در یک فایل PDF بنویسید و برای پرسشهایی که ماهیت کد نویسی دارند یک پوشه با نام آن ایجاد کرده و در داخل آن کدها و سایر فایلها را قرار دهید.

زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سایت درس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، می توانید به صورت دو تایی یا چند تایی باهم همفکری و بحث نمایند ولی هر شخص می بایست در نهایت جواب و استدلال خود را به صورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع DA.2019 رفع نمایید.

ali.mohammadpour@aut.ac.ir

محمدپور

موفق و پیروز باشید!





تحویل در روز دوشنبه مورخ ۹۷/۱۲/۱۳ ساعت ۲۳:۵۵ از طریق سایت درس

پرسشهای مرور و تثبیت مفاهیم

الف) شیوه ی طراحی سیستم با تراشه های منطقی برنامه پذیر 1 و مدارهای مجتمع با کاربرد خاص 7 را از دیدگاه های زیر باهم مقایسه کرده و تعیین کنید هر یک برای چه کاربردهایی مناسب تر است.

- زمان طراحی و پیادهسازی
 - سرعت کار مدار
 - چگالی مدار
 - توان مصرفی
- ساخت نمونهی اولیهی محصول
- هزینهی مهندسی غیرتکراری (مستقل از تعداد تراشه)

ب) جاهای خالی زیر را پر کنید.

- - خروجی مرحلهی سنتزاست. است.

پ) توصیف سختافزاری در سطح انتقال ثبات چه تفاوتی با توصیف در سطح گیت دارد؟

ت) برای درستی سنجی مدارهای طراحی شده، بردارهای آزمون † ورودی می توانند به دو شیوه ی تصادفی و هوشمندانه اعمال شوند. مزایا و معایب هر کدام را بیان کنید.

¹ Programmable Logic Devices

⁷ Application Specific Integrated Circuits

[&]quot; Design Entry

^f Test Vectors





تحویل در روز دوشنبه مورخ ۹۷/۱۲/۱۳ ساعت ۲۳:۵۵ از طریق سایت درس

پرسشهای تحلیل و طراحی مدار

۱) فرض کنید برای تولید یک محصول می توانید از FPGA با قیمت هر عدد ۲۱۰ هزار تومان استفاده کنید و یا این منظور محصول را بهصورت ASIC بسازید. درصورتی که بخواهید آن را با روش طراحی ASIC بسازید، برای این منظور باید برای ساخت نقابهای VLSI، حدود ۱/۵ میلیارد تومان هزینه اولیه بپردازید که این هزینه به تیراژ ساخت وابسته نبوده ولی علاوه بر آن، برای هر عدد تراشه ASIC باید ۱۰ هزار تومان پرداخت کنید. الف) جدول ۱-۱ را کامل کنید.

جدول ۱-۱ هزینه تولید محصول با استفاده از FPGA در مقایسه با ASIC

کدام یک مناسب است؟	هزينه ساخت		تعداد محصول
	ASIC	FPGA	
			1
			۵۰۰۰
			1

ب) ميزان فروش حداقل بايد چه مقداري باشد تا طراحي بهصورت ASIC صرفه اقتصادي داشته باشد؟

- ۲) ساختار طراحی PLA و PAL را مقایسه کرده و تفاوت کلی آنها را توضیح دهید. با فرض برابر بودن تعداد گیتهای AND-OR و فنّاوری ساخت یکسان، کدامیک تعداد توابع جبری بیشتری را پیادهسازی می کند؟ چرا؟ ازنظر سرعت کدامیک سریعتر است؟ چرا؟
- حداقل تعداد Lookup-Table سه ورودی لازم برای ساخت یک جمع کننده دو بیتی مانند شکل زیر را به دست آورید. ابتدا آن را بهصورت حاصل جمع ضربها رسم کرده و سپس محتوای LUT ها و مدار متشکل از LUT ها را جهت پیادهسازی آن مشخص کنید.

۴) تابع زیر را با استفاده از PAL16R8 که در اسلایدهای درس آمده است پیادهسازی کنید. این مدار چه کاری انجام میدهد. به عبارتی رفتار آن را بیان کنید.

$$f(b1, b0, a1, a0) = \overline{a1} \cdot (\overline{a0} + b0) + b1 \cdot (\overline{a1} + \overline{a0} + b0)$$






تحویل در روز دوشنبه مورخ ۹۷/۱۲/۱۳ ساعت ۲۳:۵۵ از طریق سایت درس

پرسشهای توصیف و پیادهسازی

۵) با استفاده از زبان توصیف سختافزار VHDL، مدار مربوط به تابع جبری زیر را در سطح گیت و به صورت ساختاری توصیف کنید.

$$f(b1,b0,a1,a0) = \overline{a1} \cdot (\overline{a0} + b0) + b1 \cdot (\overline{a1} + \overline{a0} + b0)$$
 (الف

- ۶) با استفاده از زبان توصیف سختافزار VHDL، یک جمع کننده-تفریق کننده چهار بیتی با استفاده از مشخصات زیر بسازید.
 - جهت طراحی مدار، از واحدهای Full Adder که در اسلایدهای درس آمده است، استفاده کنید.
 - خروجی Zero هنگامی 1 میشود که نتیجه محاسبه برابر با صفر شود.
 - خروجی Carry همان بیت نقلی خروجی است.
 - خروجی Overflow وقتی 1 میشود که سرریز رخ دهد.
 - خروجی Neg هنگامی 1 میشود که نتیجه محاسبه عددی منفی شود.
- اگر ورودی Operation برابر صفر باشد عمل جمع را انجام میدهد، در غیر این صورت مدار عمل تفریق را انجام میدهد.



تمرین ۷ نمره اضافی دارد.

۷) مدارهای طراحی شده در تمرینهای 0 و 0 را با استفاده از ابزار Xilinx Vivado سنتز کنید. در سامانه درس، برای هرکدام، فایل آزمون قرار داده شده است. آن را پروژه خود اضافه کرده و با استفاده از شبیه ساز (XSim) آن را شبیه سازی کنید. تصویر شکل موج خروجی و شماتیک طراحی شده با ابزار را ارائه دهید.