

طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۳۹۸–۱۳۹۷ تمرین سری سوم



تحویل در روز دوشنبه مورخ ۹۸/۰۱/۲۷ ساعت ۲۳:۵۵ از طریق سایت درس

نکاتی در رابطه با نوع تمرین

هر سری از تمرینها، از چهار بخش تشکیل شده است:

- مرور و تثبیت مفاهیم: پرسشهای این بخش جهت مرور و یادآوری مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آنها پاسخ دهید. پاسخ آنها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آنها نیست.
- تحلیل و طراحی مدار: پرسشهای این بخش جهت درک عمیق مفاهیم درسی و افزایش قدرت تحلیل و طراحی سیستمهای دیجیتال آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- توصیف و پیاده سازی: پرسشهای این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آنها الزامی بوده و مورد ارزیابی قرار خواهد گرفت.
- طراحی و پیاده سازی سامانه پیشرفته: پرسشهای این بخش ممکن است کمی پیچیده تر و دشوار تر از سایر بخشها
 باشد. الزامی یا اختیاری بودن آنها در صورت پرسش ذکر شده است.

نکاتی در رابطه با نحوهی ارسال تمرین

ارسال تمرینات به صورت الکترونیکی و از طریق سایت دروس خواهد بود. فایل ارسالی شما فایل zip با نام studentID است که studentID شماره دانشجویی و #HW شماره سری تمرین است. یک قالب آماده در سامانه دروس قرار داده شده است تا پاسخ تمرین را در قالب تعیین شده بنویسید. پرسشهایی که پاسخ آنها ماهیت تشریحی و تحلیلی دارد را مانند فایل نمونه در یک فایل PDF بنویسید و برای پرسشهایی که ماهیت کد نویسی دارند یک پوشه با نام آن ایجاد کرده و در داخل آن کدها و سایر فایلها را قرار دهید.

زمان تحویل هر سری از تمرینات مشخص بوده و پاسخ تمرین پس از موعد مقررشده در سایت درس قرار داده خواهد شد لذا امکان تغییر آن وجود ندارد. در حل تمرینات، می توانید بهصورت دوتایی یا چندتایی باهم همفکری و بحث نمایند ولی هر شخص می بایست درنهایت جواب و استدلال خود را بهصورت انفرادی بنویسد و در صورت شباهت پاسخ، تمامی افراد نمره تمرین را از دست خواهند داد.

چنانچه ابهامی در زمینه تمرینات دارید، می توانید اشکالات خود را از طریق پست الکترونیکی زیر با موضوع DA.2019 رفع نمایید.

ali.mohammadpour@aut.ac.ir

محمدپور

موفق و پیروز باشید!



طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۳۹۸–۱۳۹۷ -



تمرین سری سوم

تحویل در روز دوشنبه مورخ ۹۸/۰۱/۲۷ ساعت ۲۳:۵۵ از طریق سایت درس


پرسشهای مرور و تثبیت مفاهیم

(نیازی به ارسال پاسخ این بخش نیست.)

الف) با استفاده از دستور Case-When و عملگرها در Process، یک واحد محاسبه و منطق ٔ با مشخصات جدول ۱-۳ توصیف نمایید.


جدول ۳-۱ واحد محاسبه و منطق

орс	Result						
0	A + B						
1	A - B						
2	A << B						
3	A^B						



جدول ۳-۱ واحد محاسبه و منطق

ب) با استفاده از Procedure، روالی طراحی نمایید که برداری با طول نامشخص را به عنوان ورودی گرفته و تعداد بیتهای ۱ ۱ و ۰ در آن را به عنوان خروجی برگرداند.



شکل ۳-۱ شمارندهی تعداد صفر و یک

پ) با استفاده از Function، تابعی طراحی نمایید که چهار ورودی از نوع integer را به عنوان ورودی بگیرد و واریانس آنها را به صورت integer برگرداند.

$$\delta^2 = \frac{\sum (x - \mu)^2}{N}$$

ت) تابع قسمت پ را برای نوع دادهی real گرانبار کنید.

ث) در جریان طراحی سیستمهای دیجیتال، جهت انتخاب درست تراشه منطقی برنامهپذیر به چه عواملی باید توجه داشت؟

ج) در جریان طراحی سیستمهای دیجیتال، انتساب پایههای تراشه قبل از چه مرحلهای باید تعیین شود؟ چرا؟ چه دلایلی باعث میشود تا انتساب پایهها پس از انتساب اولیه تغییر کند؟

¹ Arithmetic and Logic Unit

^r Overload



طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۳۹۸–۱۳۹۷ تمرین سری سوم



تحویل در روز دوشنبه مورخ ۹۸/۰۱/۲۷ ساعت ۲۳:۵۵ از طریق سایت درس

پرسشهای تحلیل و طراحی مدار، توصیف و پیادهسازی (ارسال پاسخ این بخش الزامی است.)

با استفاده از دستور Process مداری طراحی نمایید که جریان لحظه ای دیود با مشخصات زیر را محاسبه کند. (همهی با استفاده از دستور Process مداری طراحی نمایید که جریان لحظه ای با استفاده از نوع I_s مدرنظر بگیرید. v_D و I_s را به عنوان ورودی و سایر متغیرها را از نوع real درنظر بگیرید.

$$\mathbf{i}_{d} = \begin{cases} I_{s} \left(e^{\frac{v_{D}}{\eta V_{T}}} - 1 \right) + v_{D} \cdot G_{min} & ; -5V_{T} \leq v_{D} \\ -I_{s} + v_{D} \cdot G_{min} & ; -BV < v_{D} < -5V_{T} \\ -I_{BV} & ; v_{D} = -BV \\ I_{s} \left(e^{\frac{BV + v_{D}}{\eta V_{T}}} + \frac{BV}{V_{T}} - 1 \right) + v_{D} \cdot G_{min} & ; v_{D} \leq BV \end{cases}$$

رابطهی ۳-۱ معادله مشخصهی I-V برای دیود شاکلی

۲) در سامانه ی درس یک فایل فشرده با نام Complex-System.zip قرار داده شده است که یک سیستم پیچیده در آن
 توصیف شده است.

الف) ابتدا در محیط Vivado یک پروژه ایجاد کنید. سپس فایلهای توصیفشده را به آن اضافه کرده و طرح را سنتز نمایید. با توجه به گزارشهای پس از سنتز، جدول ۳-۲ را کامل کنید.

جدول ۳-۳ تعداد منابع مورد نیز طرح

تعداد منبع تخمينزده شده	نوع منبع
	Lookup Table
	Flip-Flop
	BRAM
	DSP
	IO
	BUFF-Gates

ب) با فرض این که ممکن است در آینده برای بهبود طرح ۳۰ درصد فضای ۴۰ ،LUT درصد FF، چهار برابر حافظه BRAM و ۴۰ برابر DSP نیاز باشد، با مراجعه به فایل DS180 که مربوط به تعداد منابع تراشهی خانوادههای مختلف است و یا Product Device در محیط Vivado، مناسبترین تراشه را انتخاب کنید. اولویت انتخاب خانواده بهترتیب Kintex ،Artix ،Spartan و Virtex

درصورت عدم وجود تراشهی مناسب در این خانوادهها به خانوادهی Ultra-Scale مراجعه کنید.

ج) تراشهی مناسب را انتخاب کرده و طرح را دوباره سنتز کنید. میزان بکارگیری اهر نوع منبع را در بهدست آورید.

-

[\] Utilization



طراحی سیستمهای دیجیتال برنامهپذیر نیمسال دوم ۱۳۹۸–۱۳۹۷



تمرین سری سوم

تحویل در روز دوشنبه مورخ ۹۸/۰۱/۲۷ ساعت ۲۳:۵۵ از طریق سایت درس

۳) نوع داده ی زیر را در نظر بگیرید. این نوع داده برای مدلسازی زمان مورد استفاده قرار می گیرد. عملگر + را برای این نوع داده، گرانبار کنید. به عنوان مثال اگر زمان ۱:۲۳:۴۵ و ۵:۴۳:۲۱ باهم جمع شوند حاصل ۷:۰۷:۰۶ خواهد بود.


16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Hour						Minute					Second					

شکل ۳-۲ نوع دادهی زمان

۴) با توجه به شکل ۳-۳، مدارهای شیفت رجیستر زیر را توصیف نمایید.


الف) یک شیفت رجیستر n بیتی PISO با Reset همگام مانند شکل زیر طراحی نمایید. ورودی به صورت موازی و خروجی سریال است.

ب) یک شیفت رجیستر n بیتی SIPO با Reset همگام مانند شکل زیر طراحی نمایید. ورودی به صورت سریال و خروجی موازی است.



شكل ۳-۳ شيفت رجيسترهاي PISO و SIPO

۵) شکل ۳-۴ مربوط به مدار جمع کننده ی سریالی است. با استفاده از مدارهای طراحی شده در پرسشهای قبل آن را ییاده سازی نمایید.



C = A + B شکل * + جمع کننده ی سریالی * بیتی

۶) یک فایل محیط آزمون طراحی نمایید که جمع کننده ی فوق را شبیه سازی نماید.
 با استفاده از دستور assert report severity هنگامی که نتیجه آماده شد پیغام مناسبی چاپ کنید.

[\] Parallel-Input-Serial-Output

^r Serial-Input-Parallel-Output