浙江水学

本科实验报告

课程名称:		数字逻辑设计
姓	名:	
学	院 :	计算机科学与技术学院
专	业:	计算机科学与技术
学	号:	
指导教	汝师:	马德

2021年 9月 29日

浙江大学实验报告

课程名称:数字逻辑设计 实验项目名称:集成逻辑门电路的功能及参数测试

学生姓名: 专业: 计算机科学与技术 学号:


指导老师: 马德 实验日期: 2021 年 9 月 27 日

一、实验目的

- 1. 熟悉基本逻辑门电路的功能、外部电气特性和逻辑功能
- 2. 熟悉 TTL 与非门和 CMOS 或非门的封装及管脚功能
- 3. 掌握主要参数和静态特性的测试方法,加深对各参数意义的了解
- 4. 进一步建立信号传输有时间延时的概念
- 5. 进一步熟悉示波器仪器的使用


二、操作方法与实验步骤

- 1. 验证 74LS00 "与非" 门逻辑功能
 - ① 注意芯片方向,连接好测试电路,将 14 脚接 5V 直流电源,7 脚接 GND,并进行简单检查。




② 接好与非门电路后,按遍历顺序输入 A, B 的所有逻辑值,依序测量


A、B 的电平和输出值 F 的电平并记录。(略去大部分电压测量照片)




- ③ 重复步骤②, 判断所有四个门的逻辑功能。
- 2. 验证 CD4001"或非"门逻辑功能
 - ① 注意芯片方向,连接好测试电路,将 14 脚接 5V 直流电源,7 脚接 GND,并进行简单检查。
 - ② 接好或非门电路后,按遍历顺序输入 A, B 的所有逻辑值,依序测量 A、B 的电平和输出值 F 的电平并记录。(略去大部分电压测量照片)




- ③ 重复步骤②, 判断所有四个门的逻辑功能。
- 3. 测量 74LS00 逻辑门的传输延迟时间 tpd
 - ① 注意芯片方向,连接好振荡器电路,并进行简单检查。




- ② 将示波器接到一个输出端,得到测量波形。
- ③ 调节示波器,测出周期 T,按照公式计算出单个逻辑门的传输时延。




- 4. 测量 CD4001 逻辑门的传输延迟时间 tpd
 - ① 注意芯片方向,连接好振荡器电路,并进行简单检查。




- ② 将示波器接到一个输出端,得到测量波形。
- ③ 调节示波器,测出周期 T,按照公式计算出单个逻辑门的传输时延。



- 5. 测量 74LS00 传输特性与开关门电平 Von 和 Voff
 - ① 连接好测试电路,并进行简单检查。滑动变阻器的输入电压用电位器 替代。



② 调节电位器,记录输入电压及输出电压的变化情况。(略去大部分电压测量照片)



2000				
	Vo / V	2 - 0	o le	
0	4.98	3.28	0.4	
1.0	4.90	23	0.15	
1.8	4.86		0.01	
2.0	4,81	35	0.01	
2.1	4.73			
2.2	4.33			
2.3	4.12			
2.4	43.76			
2.5	2.4			
2.7	2.00			
2.8	1.89			
2,9	1.94			
3.0	1.86			
4.2	1.42			
3.25	1.1			
3.26	0.92			
Acros Maria		The same		

③ 根据记录数据画出曲线图,分析开关门电平。

三、实验数据记录和处理

1. 验证 74LS00 "与非"门逻辑功能

V _A (V)	V _B (V)	V _F (V)
4.89	4.89	0.00
4.89	0.09	4.89
0.09	4.89	4.89
0.18	0.09	4.89

2. 验证 CD4001"或非"门逻辑功能

V _A (V)	V _B (V)	V _F (V)
4.90	4.90	-0.00
4.90	0.09	-0.00
0.09	4.90	0.00
0.09	0.09	4.88

3. 测量 74LS00 逻辑门的传输延迟时间 tpd

T/ns	$t_{\rm pd}/ns$
23.70	3.95

4. 测量 CD4001 逻辑门的传输延迟时间 tpd


T/ns	t_{pd}/ns
412.0	68.67

5. 测量 74LS00 传输特性与开关门电平 Von 和 Voff

V _i /V	V ₀ /V						
0.00	4.90	1.60	4.89	2.60	2.40	3.28	0.40
0.20	4.90	1.80	4.86	2.70	2.00	3.29	0.29
0.40	4.90	2.00	4.81	2.80	1.89	3.30	0.15
0.60	4.90	2.10	4.73	2.90	1.94	3.40	0.01

0.80	4.90	2.20	4.33	3.00	1.86	3.50	0.01
1.00	4.90	2.30	4.12	3.20	1.42	4.00	0.00
1.20	4.89	2.40	3.76	3.25	1.15	4.50	0.00
1.40	4.89	2.50	3.18	3.26	0.92	5.00	0.00

与非门输出电平随输入电平变化



据测 Voff=2.60V, Von=3.28V, VnL=2.60V, VnH=1.62V。

四、实验结果与分析

- 1. 前四个小实验的结果都很正常,成功测试了逻辑门的逻辑功能和时延。
- 2. 测量开关门电平的实验图线不典型,在 3V 左右有一个小平台,原因不明。 可能是在测量这一批数据时电路有松动。