浙江水学

本科实验报告

课程名称:		数字逻辑设计
姓	名:	
学	院:	计算机科学与技术学院
专	业:	计算机科学与技术
学	号:	
指导教师:		马德

2021年 12月 28日

浙江大学实验报告

课程名称:数字逻辑设计 实验项目名称:锁存器与触发器基本原理

学生姓名: 专业: 计算机科学与技术 学号:


指导老师: 马德 实验日期: 2021 年 12 月 20 日

一、实验目的

- 1. 掌握锁存器与触发器构成的条件及工作原理
- 2. 掌握锁存器与触发器的区别
- 3. 掌握基本 SR 锁存器、门控 SR 锁存器、D 锁存器、SR 锁存器、D 触发器 的基本功能
- 4. 掌握基本 SR 锁存器、门控 SR 锁存器、D 锁存器、SR 锁存器存在的时序 问题


二、操作方法与实验步骤

- 1. 基本 SR 锁存器
 - ① 通过原理图方式绘制 SR 锁存器原理图,进行检查。




② 通过仿真激励进行功能验证。

```
initial begin
   R=1;S=1;#50;
   R=1;S=0;#50;
   R=1;S=1;#50;
   R=0;S=1;#50;
   R=0;S=0;#50;
   R=1;S=1;#50;
end
```




2. 门控 SR 锁存器

① 通过原理图方式绘制门控 SR 锁存器原理图,进行检查。




② 通过仿真激励进行功能验证。




③ 在验证无误后,生成逻辑器件待用。

3. D 锁存器

① 通过原理图方式绘制 D 锁存器原理图,进行检查。




② 通过仿真激励进行功能验证。




4. SR 主从触发器

① 通过原理图方式绘制 SR 主从触发器原理图,进行检查。调用之前已 经绘制完成并验证无误的门控 SR 触发器模块。




② 通过仿真激励进行功能验证。可注意到在 250ns 左右出现了一次性采样问题。




5. D触发器

① 通过原理图方式绘制 D 触发器原理图,进行检查。



② 通过仿真激励进行功能验证。



三、实验数据记录和处理

经测试及简单逻辑推导,可见本次实验中设计的逻辑器件都能完成该逻辑器件的全部功能。其中 SR 主从触发器存在一次性采样问题。可由上方实验步骤中的波形图进行验证。

实验设计及结果经验证无误。

四、实验结果与分析

- 1. 实验结果正常,经过验收。
- 2. 注意到各种锁存器既有其优势,也有其独有的问题,在设计器件时,应考虑电路中各种元件的特性,避免出现问题。