



Régime nominal — chaque cycle : le VIC accède au bus en première phase, le 6510 en seconde (le VIC peut aussi réclamer la seconde : voir BA, ch.2).
Les deux font UN accès mémoire par cycle — pas de wait states, pas de cache. [Bauer §2.4.3]