Laboratorio di Architettura degli Elaboratori

Elaborato SIS e Verilog A.A. 2023/2023

Martini Anna (VR504166) Zanotelli Riccardo (VR474635)

Testo dell'elaborato

Si progetti un dispositivo per la gestione di partite della morra cinese, conosciuta anche come sasso carta-forbici.

Due giocatori inseriscono una mossa, che può essere carta, sasso, o forbici. Ad ogni manche, il giocatore vincente è decretato dalle seguenti regole:

- · Sasso batte forbici;
- · Forbici batte carta;
- · Carta batte sasso.

Nel caso in cui i due giocatori scelgano la stessa mossa, la manche finisce in pareggio. Per renderla più avvincente, ogni partita si articola di più manche, con le seguenti regole:

- Si devono giocare un minimo di quattro manche;
- Si possono giocare un massimo di diciannove manche. Il numero massimo di manche, viene settato al ciclo di clock in cui viene iniziata la partita;
- Vince il primo giocatore a riuscire a vincere due manche in più del proprio avversario, a patto di aver giocato almeno quattro manche;
- Ad ogni manche, il giocatore vincente della manche precedente non può ripetere l'ultima mossa utilizzata. Nel caso lo facesse, la manche non sarebbe valida ed andrebbe ripetuta (quindi, non conteggiata);
- Ad ogni manche, in caso di pareggio la manche viene conteggiata. Alla manche successiva, entrambi i giocatori possono usare tutte le mosse.

Il circuito ha tre ingressi:

- PRIMO [2 bit];
- SECONDO [2bit];
- INIZIA [1 bit];

Il circuito ha due uscite:

- MANCHE [2 bit];
- PARTITA [2 bit];

Architettura generale del circuito

Il nostro dispositivo è composto da un' unità di controllo (FSM) e da un'unità di elaborazione (DATAPATH). L'interazione tra questi due componenti vanno a creare un modello FSMD. Gli ingressi della FSMD sono:

- INIZIA: input a un bit, che specifica quando una partita inizia.
- PRIMO: input a due bit, che rappresenta la mossa del primo giocatore.
- SECONDO: input a due bit, che rappresenta la mossa del secondo giocatore.

Qualora il bit INIZIA sia ad 1, i 4 bit di PRIMO e SECONDO vengono utilizzati per rappresentare un numero intero, che sommato alla costante 4, rappresenterà il numero dei turni da giocare.

Le uscite della FSMD sono:

- MANCHE: output a due bit, che rappresenta il risultato della giocata attuale.
- PARTITA: output a due bit, che rappresenta lo stato della partita, ossia se è finita o ancora in atto.


La FSM e il DATAPATH interagiscono tra di loro attraversi i seguenti segnali:

SEGNALI DI CONTROLLO:

• FINE: a un bit, assume valore 1 solo quando la partita corrente è terminata.

SEGNALI DI STATO:

• SETUP: a un bit, indica quando resettare i registri per una nuova partita.




FSM

Il controllore è una FSM di Mealy con due bit d'ingresso (INIZIA e FINE) e un solo bit di output (SETUP).

Gli stati del controllore sono i seguenti:

- RESET: è lo stato iniziale della macchina, che attende l'input di INIZIA.
- SETUP: è lo stato in cui vengono preparati i registri per la partita corrente.
- GAME: è lo stato in cui la macchina rimane in attesa della fine della partita o di un reset dei registri.

Riportiamo in seguito il grafico di transizione degli stati (STG):



DATAPATH


Il datapath riceve in input:


- SETUP: segnale di stato, che resetta i registri per una nuova partita.
- G1: segnale a due bit che rappresenta la mossa giocata dal primo giocatore.
- G2: segnale a due bit che rappresenta la mossa giocata dal secondo giocatore.

Il DATAPATH è formato dalle seguenti componenti:

- AND (and): porta logica.
- DECODER (decoder): componente composto da un input a *n* bit e output a 2ⁿ bit, che alza al valore 1 solamente il bit specificato dall'input.
- DEMULTIPLEXER (dmux): componente composto da più ingressi diversi e un'unica uscita, pilotata da un segnale di selezione.
- EQUAL (equal): componente aritmetico.
- MAGGIORE UGUALE (ge): componente aritmetico.
- MAGGIORE (gt): componente aritmetico.
- MINORE UGUALE (le): componente aritmetico.
- MULTIPLEXER (mux): componente ad un unico input e più output, pilotato da un segnale di selezione.
- NOT (not): componente logico.
- OR (or): componente logico.
- REGISTRO (reg): utilizzato per memorizzare dati intermedi. Nello specifico, nel circuito sono utilizzati i seguenti registri:
 - REG5: utilizzato per tenere traccia dei turni.
 - REG4: utilizzato per tenere traccia del vantaggio tra un giocatore e l'altro.
 - REG3: utilizzato per memorizzare la mossa precedente del giocatore vincente.
 - REG2: utilizzato per contare i primi 4 turni di una partita.
 - REG: utilizzato, nel momento in cui la partita è terminata, per mantenere un output più pulito.
- SOMMA (sum): componente aritmetico.
- XOR (xor): componente logico.
- XNOR (xnor): componente logico.

Riportiamo il grafico del DATAPATH:





Statistiche del circuito: SIS

Comando: "state_assign jedi" sulla FSM:

- Comando: "source script.rugged" sulla FSM:

- Statistiche pre-ottimizzazione DATAPATH

- Statistiche del DATAPATH dopo il comando "script.rugged"

- Statistiche pre-ottimizzazione FSMD

```
sis> read_blif morra_cinese.blif
[ Warning: ... ]
sis> print_stats
MORRA_CINESE pi= 5 po= 5 nodes=220 latches=17
lits(sop)= 807
```

- Statistiche della FSMD con il comando comando "script.rugged".

Ottimizzata 4 volte per ottenere una delle possibili versione più ottimizzabili:

```
sis> read_blif morra_cinese.blif
[ Warning: ... ]
sis> print_stats
MORRA_CINESE
               pi= 5 po= 5 nodes=220
                                               latches=17
lits(sop) = 807
sis> full_simplify
sis> source script.rugged
sis> print_stats
MORRA_CINESE
               pi= 5 po= 5 nodes= 37
                                              latches=16
lits(sop) = 206
sis> full_simplify
sis> source script.rugged
sis> print_stats
MORRA_CINESE
               pi= 5 po= 5 nodes= 34 latches=16
lits(sop) = 201
```

Mapping

Una volta terminata l'ottimizzazione, dobbiamo mapparlo ottimizzando per area. Con le seguenti statistiche:

Scelte progettuali

Abbiamo deciso di estendere il più possibile il DATAPATH per essere facilmente ottimizzabile.

In seguito abbiamo abbiamo utilizzato il segnale di controllo FINE per comunicare alla FSM che la partita è giunta al termine.

Inoltre, nel momento in cui la FSM si trova nello stato di RESET, il segnale SETUP del DATAPATH viene portato ad 1, creando così un output più pulito del circuito ("0000").