

Dokumentacja projektu
z Układów cyfrowych i systemów wbudowanych 2
Obsługa transmisji szeregowej w standardzie USB

Prowadzący:

Dr inż. Jarosław Sugier

Autorzy:

Sebastian Kuczyński, 209764

Mikołaj Styś, 209773

Wrocław, 10.05.2016

Spis treści

Spis treści	2
Wstęp	3
Opis projektu	3
Opisy modułów.....	5
• usb_rx.....	5
• sof_filter	9
• newline_fsm	10
Implementacja.....	11
Użytkowanie	11
Podsumowanie	13
Bibliografia.....	14

Wstęp

Celem projektu było zaprogramowanie w języku VHDL sprzętowej implementacji sterownika USB standardzie 1.1 Full Speed, za pomocą którego można przesyłać dane. W tym celu otrzymaliśmy możliwość korzystania z komputera z zainstalowanym oprogramowaniem ISE Webpack do tworzenia programu oraz układ FPGA Spartan 3E wraz z podłączonym gniazdem USB typu B do układu.

Układ posiadał dwa gniazda USB. Pierwsze, wbudowane zostało zaprojektowane jedynie do przesyłania programu z komputera, przez co do wykonania projektu potrzebne było wspomniane wcześniej dodatkowe gniazdo USB.


Z uwagi na małą ilość godzin przeznaczoną na dany projekt skoncentrował się na odbieraniu danych z interfejsu. W tym celu należało zapoznać się ze sposobem elektrycznej reprezentacji danych w łączy oraz sposobem dekodowania i interpretowania otrzymanych danych. Większość danych pochodzi ze specyfikacji USB 1.1 [1].

Opis projektu

Projekt składał się z głównego schematu **top_lvl** zawierającego moduły napisane w języku VHDL (Rysunek 1). Moduły znajdujące się na Rysunku 1 to:

- **DCM_SP** – Digital Clock Manager, odpowiadający za zmianę częstotliwości układu z 50Mhz na częstotliwość 60 Mhz, czyli dokładnie 5 razy większą niż częstotliwość działania transmisji USB 1.1 Full Speed. Moduł układu Spartan 3E.
- **usb_rx** – moduł odczytujący bajty i sekwencje końca / startu pakietu. Moduł został wykonany w całości przez grupę projektową.
- **sof_filter** – moduł filtrujący ramki SOF (Start of Header), wysyłane co 1 ms przez kontroler. Moduł wykonany przez grupę projektową.
- **newline_fsm** – moduł wspomagający układ wyświetlający. Jego zadaniem było wykryć koniec pakietu i ustawić kursor w następnej linii. Moduł wykonany przez grupę projektową.
- **FSM_SendByte** – moduł przetwarzający bajty na ich reprezentację szesnastkową na ekranie. Moduł wykonany przez dr inż. Jarosława Sugiera.
- **VGAtxt48x20** – sterownik ekranu podłączonego do układu FPGA. Umożliwiał on wypisywanie 48 znaków w 20 liniach na ekranie oraz przewijanie tekstu. Moduł wykonany przez dr inż. Jarosława Sugiera.


Układ nie posiada układu **usb_tx**, który odpowiada za transmisję danych do kontrolera, z uwagi na wspomnianą małą ilość czasu, jednak jego załączki można znaleźć w plikach projektu.



Opisy modułów

Poniżej zostały opisane moduły wykonane przez grupę:

- **usb_rx**



Rysunek 3. Symbol układu usb_rx.


Wejścia i wyjścia układu:

- **d_p** i **d_m** – są to bezpośrednie styki z przewodami D+ i D- interfejsu USB. W danym układzie są to wejścia.
- **clk_60mhz** – wejście zegara o częstotliwości 60 Mhz.
- **busy** – wyjście układu informujące, że urządzenie odbiera dane.
- **received** – wyjście sygnalizujące gotowość bajtu do odbioru za pomocą 1-taktowego impulsu.
- **rx_byte** – magistrala z odebranymi danymi.

Maszyna stanów:


Maszyna stanów jest głównym elementem modułu **usb_rx** (Rysunek 3) definiującym stan odbiornika:

- **Idle** – urządzenie oczekuje na rozpoczęcie sygnału synchronizacji
- **Syncing** – urządzenie jest w trakcie synchronizacji
- **Synced** – synchronizacja była udana, odbieranie bajtów z danymi




Rysunek 3. Maszyna stanów dla modułu usb_rx.

Symulacja



Rysunek 4. Symulacja odbioru i końca transmisji pakietu.



Rysunek 5. Symulacja synchronizacji transmisji pakietu.

Na rysunku 4 i 5 pokazane są przebiegi symulacji dla kolejno końca odbioru pakietu jak i początku. Test testuje także różne przypadki jak na przykład wielokrotne niepowodzenie synchronizowania, zbyt krótki sygnał se0 (stan, kiedy linie D+ i D- mają stan niski). Zerwanie połączenia itd.

Opis sygnałów (wewnętrznych):

- last_dp – zapisuje poprzedni stan d_p to dekodowania sygnału.
- wave_lenght_counter – licznik modulo 5 liczący czas do kolejnej zmiany sygnału w standardzie USB (5 razy mniejsza).
- received_bits – zlicza liczbę odebranych bitów, przy 8 zmienia stan modułu lub sygnalizuje gotowość odbioru bajtu
- se0_signal_counter – zlicza czas przebywania w stanie single edge 0 (obie linie mają niski stan)
- high_state_lenght – czas przebywania linii w stanie wysokim, potrzebne do usuwania dodatkowych bitów
- sync_state, next_sync_state – sygnały oznaczające aktualny i kolejny stan maszyny stanów

Fragmenty kodu

Zgodnie ze specyfikacją przed rozpoczęciem przesyłania pakietu znajduje się przez dłuższy czas stan wysoki. W tym stanie urządzenie czeka na zmianę stanu linii z wysokiego na niski (operujemy głównie na linii d_p). Gdy zmiana nadejdzie, rozpoczynana jest synchronizacja, czyli odebranie 8 bitów (0x01010100) Odebranie danej sekwencji zmienia stan maszyny w Synced, natomiast nieudana powraca ją do stanu czuwania.

Listing 1. Odbieranie danych z interfejsu USB.

```
if (rising_edge(clk_60mhz)) then
    if(next_sync_state = idle or received_bits = 8) then
        received_bits <= (others => '0');
    elsif(wave_length_counter = 2 and high_state_lenght < 6) then
        if(sync_state = synced) then
            i_rx_byte <= (last_d_p xnor d_p) & i_rx_byte(7 downto 1);
        else
            i_rx_byte <= i_rx_byte(6 downto 0) & d_p;
        end if;
        received_bits <= received_bits + 1; -- increments counter
    end if;
end if;
```

Listing 2. Wyznaczanie pozycji wewnątrz cyklu USB.

```
if rising_edge(clk_60mhz) then
    if(sync_state = idle and next_sync_state = syncing) then
        wave_length_counter <= "001";
    elsif(wave_length_counter = 4 or next_sync_state = idle) then
        wave_length_counter <= (others => '0');
    else
        wave_length_counter <= wave_length_counter + 1;
    end if;
end if;
```

Listing 1 zajmuje się pobieraniem danych z interfejsu. W zależności od stanu maszyny wykonuje to w inny sposób. Dla stanu synchronizacji pobiera je bez zmian do porównania po zebraniu 8 bitów, w stanie zsynchronizowania dekoduje i umieszcza w tym samym rejestrze rx_byte.

Do synchronizacji z taktowaniem interfejsu USB wykorzystywany jest licznik zerowany podczas rozpoczęcia synchronizacji. Częstotliwość zegara większa niż interfejsu pozwala na wykonanie dodatkowych operacji pomiędzy pobraniem nowej wartości z interfejsu oraz pozwala na pobieranie tego w środku taktu – w miejscu gdzie sygnał powinien być ustabilizowany.

Dodatkowy warunek sprawdzający długość stanu wysokiego w transmisji umożliwia usuwanie dodatkowych bitów wprowadzonych w przypadku zbyt długiego braku zmiany stanu, co może doprowadzić do resynchronizowania układu.

Listing 3. Wyznaczanie długości stanu wysokiego podczas transmisji


```
if(rising_edge(clk_60mhz)) then
  if(next_sync_state = idle) then
    high_state_lenght <= (others => '0');
  elsif(wave_length_counter = 2) then
    if(d_p = '1' and d_m = '0') then
      high_state_lenght <= high_state_lenght + 1;
    else
      high_state_lenght <= (others => '0');
    end if;
  end if;
end if;
```

Listing 4. Implementacja maszyny stanów z Rysunku 3.

```
case sync_state is
  when idle =>
    if(d_p = '0' and d_m = '1') then --waiting for zero to start sync
      next_sync_state <= syncing;
    end if;
  when syncing => -- counts sync bits
    if(received_bits = 8) then
      if(i_rx_byte = sync_pattern) then
        next_sync_state <= synced; --caught sync signal
      else
        next_sync_state <= idle; --failed - reset
      end if;
    end if;
  when synced =>
    if(se0_signal_counter = 2) then
      next_sync_state <= idle;
    end if;
end case;
```


Listing 4 przedstawia sposób zliczania długości stanu wysokiego. W podobny sposób zliczany jest długość stanu se0. Z kolei Listing 5 przedstawia implementację maszyny stanów z Rysunku 3.

- **sof_filter**



Rysunek 6. Symbol układu so_filter.

Wejścia i wyjścia układu:

- DI – magistrala przepuszczająca sygnał wejściowy rx_byte
- should_block – sygnał wskazujący czy dany pakiet jest typu SOF (Start of Frame) i czy należy go zablokować
- DIRdy – sygnał wyzwalający wysłanie danych z DI do konwertera bitów w postać szesnastkową
- clk – zegar układu
- received – czy nowy bajt jest gotowy do odebrania
- new_line – odbiera sygnał busy z modułu rx_byte, który informuje o zakończeniu odbierania pakietu.

Układ filtruje pakiety SOF, które wysyłane są co 1 ms przez kontroler. Pakiety są rozpoznawalne poprzez sprawdzanie czy pierwszy bajt pakietu zaczyna się od sekwencji 0xA5 (Listing 5). Początek pakietu jest określany poprzez wykrycie impulsu sygnalizującego nową linię. Dany sposób ma wadę powodującą niefiltrowanie pierwszego pakietu SOF (Listing 6).


Listing 5. Ustalenie, czy sygnał powinien być blokowany

```
if(rising_edge(clk) and first_packet = '1') then
    if(rx_byte = X"A5") then
        i_should_block <= '1';
    else
        i_should_block <= '0';
    end if;
end if;
```

Listing 6. Wykrywanie początku pakietu.

```
if(rising_edge(clk)) then
    if(received = '1' and first_packet = '1') then
        first_packet <= '0';
    elsif(last_newline = '1' and new_line = '0') then
        first_packet <= '1';
    end if;
    last_newline <= new_line;
end if
```

- **newline_fsm**



Rysunek 7. Symbol układu newline_fsm.

Wejścia i wyjścia układu:

- clk – zegar układu
- received – czy nowy bajt został udostępniony
- busy – czy moduł usb_rx jest zajęty odbieraniem
- should_block – czy znak nowej linii powinien być zablokowany
- newline – sygnał biegnący do sterownika ekranu informujący o zmianie linii

Kolejny moduł pomocniczy do wyświetlania danych na ekranie. Układ sprawdza czy wystąpił impuls odebrania pakietu i przygotowuje się do wystania sygnału nowej linii. Następnie sygnał jest wysyłany jeśli urządzenie skończyło pracę (to był ostatni pakiet) oraz nie jest on zablokowany przez moduł sof_filter (Listing 8).

Listing 7. Ustalenie, czy powinno zostać wyświetlona nowa linia.

```
if(rising_edge(clk)) then
    notify <= (not i_newline) and ((not received) and last_received);
end if;
```

Listing 8. Oczekiwanie na wyświetlenie nowej linii.

```
if(rising_edge(clk)) then
    i_newline <= (not i_newline) and ((notify and (not busy)) and (not
should_block));
end if;
```

Implementacja

Implementacja kodu układu przebiega bez zakłóceń, a jedynymi ostrzeżeniami jaki otrzymujemy są niepodłączone wejścia użytych modułów. Zgodnie z raportem dotyczącym zależności czasowych w układzie, układ zawiera rezerwę umożliwiającą prawidłowe działanie nawet przy nieznacznym zwiększeniu długości aktualnych ścieżek. Osiągnięte rezultaty przedstawia rysunek 8. Zgodnie z poniższym raportem zbudowany układ potrafi działać z częstotliwością maksymalną **124 MHz**. Zużycie zasobów przedstawione jest w tabeli 1. Zużycie tych zasobów jest minimalne, umożliwiające stworzenie innego układu obok odbiornika usb.


Constraint	Check	Worst Case Slack	Best Case Achievable
PERIOD analysis for net "XLXN 3" derived from NET "Clk 50MHz IBUFG" PERIOD = 20 ns HIGH 50%	SETUP HOLD	8.602ns 0.862ns	8.064ns
PERIOD analysis for net "XLXN 2" derived from NET "Clk 50MHz IBUFG" PERIOD = 20 ns HIGH 50%	SETUP HOLD	12.734ns 0.904ns	7.266ns
NET "Clk 50MHz IBUFG" PERIOD = 20 ns HIGH 50%	MINLOWP...	14.000ns	6.000ns
PATH "TS 12_path" TIG	SETUP		7.138ns
PATH "TS 13_path" TIG			

Rysunek 8. Raport czasu propagacji w układzie.

Tabela 1. Zużycie zasobów.

Logic Utilization	Used	Available	Utilization
Number of Slice Flip Flops	146	9,312	1%
Number of 4 input LUTs	229	9,312	2%
Number of occupied Slices	167	4,656	3%
Number of Slices containing only related logic	167	167	100%
Number of Slices containing unrelated logic	0	167	0%
Total Number of 4 input LUTs	273	9,312	2%
Number used as logic	226		
Number used as a route-thru	44		
Number used as Shift registers	3		
Number of bonded IOBs	8	232	3%
Number of RAMB16s	2	20	10%
Number of BUFGMUXs	2	24	8%
Number of DCMs	1	4	25%
Average Fanout of Non-Clock Nets	3.24		

Użytkowanie



Rysunek 9. Wynik działania programu.

Do układu FPGA należy podłączyć port USB oraz ekran do wejścia VGA. Po zaprogramowaniu układu FPGA wygenerowanym programem można podłączyć układ za pośrednictwem przewodu USB do kontrolera USB np. komputera. Po jego podłączeniu powinien pojawić się obraz ukazany na Rysunku 9. Zwracane dane powinny być identyczne lub bardzo podobne do tych podanych na Rysunku 9. Kolejne podłączanie układu FPGA do kontrolera nie zmieni obrazu ze względu na ciągłe wysyłanie tych samych danych przez kontroler i niezauważalnego odświeżania danych.

Znaczenie danych

Ramki zaczynające się na 0xA5

Ramki te nazywają się SOF (Start Of Frame) i są wysyłane cyklicznie co 1 ms. Kolejne bity (bez 5 ostatnich oznaczających kod CRC) jest kolejnym numerem ramki. Odbiór tych ramek ułatwia debugowanie układu.

0x2D0010

- **0x2D** – prefix oznaczający ramkę zawierającą informację o inicjalizacji danego urządzenia
- **0x001 (0b000000000000)** – adres urządzenia i jego endpoint number
- **0x10 (0b10000)** – kod CRC 5 bitowy

0xC38006000100004000DD94

- **0xC8** – prefix oznaczający wysyłanie danych (w tym przypadku związanych z inicjalizacją)
- **0x8006000100004000:**
 - 0x80 – dane od hosta dla kontrolera, standardowe zapytanie dla urządzenia
 - 0x06 – typ żądania: GET_DESCRIPTOR
 - 0x0001 – typ deskryptora – DEVICE
 - 0x0000 – same zera albo LANGUAGE_ID
 - 0x4000 – długość dekryptora
- **0xDD94** – kod CRC 16 bitowy

Obie dane są danymi inicjalizującymi klienta kontrolera, dane powinny zostać akceptowane pakietem ACK do ustabilizowania połączenia.

Podsumowanie

Największą zaletą projektu jest poznanie działania interfejsu USB, który jest szeroko używany w dzisiejszym świecie oraz jest nadal rozwijany.

Ocena projektu

Największą wadą projektu jest brak nadajnika USB, co uniemożliwia komunikację z kontrolerem wymaganą do przesyłania danych. Kolejnym problemem jest niezaimplementowanie kontroli CRC, co powinno zostać wykonane w wyższej (warstwie protokołu) warstwie połączenia.

Zgodnie z koncepcją ustaloną w połowie zajęć projektowych należałoby wykonać 3 moduły VHDL. Jeden, odpowiadający za konwersję sygnału w paczki danych został wykonany. Kolejne dwa odpowiadałyby za protokół USB oraz umożliwiałyby przesyłanie danych bez znajomości protokołu.

Testowanie różnych przypadków odbieranego sygnału – w ramach tolerancji uwzględnionej w specyfikacji przebiegło pomyślnie, co daje nadzieję, że moduł został wykonany dość dobrze.

Wyświetlanie odbieranych bajtów zostało wykonane bez należytej staranności jedynie w celach podglądowych – wykonanie lepiej tego mechanizmu i zamknięcie go w 1 module z pewnością przydałoby się w dalszych etapach prac.

Dalsza praca

Jak zostało wspomniane, implementacja pozostałych dwóch warstw połączenia znacznie ułatwi pracę z odbieranymi bajtami. Nadajnik USB (także wykonany warstwowo) jest niezbędny dla dalszego postępu z projektem. Kontrola CRC znacznie zwiększy niezawodność przesyłania danych.

Oprócz powyższych, bardziej hardwarowych prac należałoby odpowiadać prawidłowo na odpowiednie zapytania kontrolera, dzięki czemu urządzenie USB byłoby rozpoznawalne jako prawidłowe.

Analiza złożoności układu (Tabela 1) pozwala na wprowadzenie jeszcze wielu funkcjonalności w module USB.

Bibliografia

- [1] Universal Serial Bus Specification (1.1) [Dostęp 01.05.2016]
<http://esd.cs.ucr.edu/webres/usb11.pdf>
- [2] Strona zajęć projektowych kursu Urządzenia Cyfrowe i Systemy wbudowane [Dostęp 05.05.2016]
<http://www.zsk.ict.pwr.wroc.pl/zskftp/fpga/>