

پروژه درسی

درس معماری کامپیوتر نیمسال دوم ۹۸-۹۷

پروژه تعریف شده برای این درس شامل طراحی و پیادهسازی پردازنده ی ARM با روش ریزبرنامهای است که در گروههای دو نفری انجام و تحویل داده میشود. در مراحل سنتز فرض بر این است که طراحی برای برد 115-DE2 انجام میشود. بخشی از پروژه شامل سنتز و شبیهسازی و نوشتن گزارش اجباری بوده و مکمل نمرهی نهایی است ولی قسمت پیادهسازی بر روی یک برد PGA دلخواه اختیاری بوده و به عنوان نمرهی اضافه در نظر گرفته شده است.

توضيح

با مفهوم ریزعملیات آشنا شده اید. ریزبرنامه و ریز کد (یا ریزدستورالعمل با مفاهیمی مرتبط اما متفاوت با ریزعملیات هستند. در درس، روش پیاده سازی مستقیم ماشین حالت در سخت افزار برای پردازنده چندسیکل استفاده شد. دیدیم که در ساده ترین حالت، به عملیات کوچک تری که در هر گام انجام می شود یک ریزعملیات گفته می شود. روش دیگر برای پیاده سازی واحد کنترل پیاده سازی به صورت ریزبرنامه است که در این حالت گامهای کوچک تری که برای اجرای یک دستورالعمل باید طی شوند، به جای پیاده سازی مستقیم سخت افزاری، در قالب یک سری ریز کد در یک حافظه معمولا فقط خواندنی درون واحد کنترل ذخیره می شوند. در این حالت، واحد کنترل برای اجرای هر دستورالعمل پردازنده، ریز کدها را یکی یکی از حافظه ROM خوانده تا دو عمل ترتیب ریزدستورالعمل ها و اجرای ریزدستورالعمل ها انتخاب ریزدستورالعمل بعد برای اجرا و منظور از اجرای ریز دستورالعمل، تولید سیگنالهای کنترلی مورد نیاز برای مسیر داده است. برای فهم بهتر مفهوم واحد کنترل ریزبرنامه ای فصل ۲۱ مرجع استالینگز را مطالعه کنید.

پردازنده شما باید مطابق طراحی انجام شده در کتاب درسی (شکل 7.30 مرجع هریس) باشد و دستورات SUB ،ADD و SUB (با آفست immediate مثبت) و B_{e} را اجرا ORR و STR (با عملوندهای رجیستر و immediate و B_{e} را اجرا کند.

پردازنده ی چند سیکل از واحدهای datapath ،controller و mem تشکیل شده است. واحد mem هم دستورالعملها و هم داده را نگاه میدارد و واحد controller به جای طراحی سخت افزاری دیده شده در درس، به روش ریزبرنامه ای پیاده سازی می شود (مشابه شکل 21.4 مرجع استالینگز). در نظر داشته باشید که از رجیسترها تنها در صورتی استفاده کنید که زمان بندی مدار نسبت به پیاده سازی ماشین حالت تغییر نکند.

[\] Micro-operation

[†] Micro-program

^τ Micro-code

[†] Micro-instruction

^a Read-only Memory (ROM)

⁵ Micro-instruction sequencing

^Y Micro-instruction execution

فایل arm_uprog.sv در اختیار شما قرار گرفته است که در آن ماژول arm حاوی واحدهای datapath و controller

طراحي واحد كنترل

واحد کنترل بخش کلیدی پردازنده است و از ماژولهای condlogic و decode که دربردارنده ی پیاده سازی ریزبرنامه ای واحد کنترل است تشکیل شده. به هنگام ریست، رجیستر کنترل آدرس از آدرس مربوط به اولین ریزدستورالعمل (FETCH) شروع می کند و طبق ترتیب ریزعملیات مشخص شده در کتاب در سی (شکل 7.41 مرجع هریس) پیش می رود.

ورودی ها، خروجی ها و بخشی از کد پیاده سازی ماژول های decode ،controller و condlogic در فایل داده شده موجود است. کد SystemVerilog داده شده برای ماژول controller و اجزای تشکیل دهنده آن را تکمیل کنید. هر جا لازم بود، می توانید از کد پردازنده ی تکسیکل نیز استفاده کنید.

قالب کلی کلمه کنترلی ریزدستورالعمل

ریزدستورالعملها تحت قالب کلی ریزدستورالعملهای افقی (شکل 21.1 مرجع استالینگز) ساماندهی و در حافظه کنترلی ذخیره می شوند. با توجه به این که برای حافظه ROM کنترلی ۳۲ خط در نظر گرفته شده است، ۵ بیت برای آدرس ریزدستورالعمل بعدی اختصاص می یابد.

	Control Signals												Branch Condition			Branch Target
FlagW	PCS	NextPC	RegW	MemW	IRWrite	AdrSrc	ResultSrc [1:0]	ALUSrcA [1:0]	ALUSrcB [1:0]	lmmSrc [1:0]	RegSrc [1:0]	ALUControl [1:0]	ОР	Funct0	Funct5	Micro-instruction Address [4:0]

تولید سیگنالهای کنترلی

پیش از آغاز به طراحی پردازنده ی چندسیکل ARM خود، باید سیگنالهای کنترلی صحیح متناظر با هر ریزدستورالعمل را به بهدست آورید. در ریزدستورالعملهای افقی $^{\Lambda}$ ، این سیگنالها بههمراه آدرس و شرط پرش به ریزدستورالعمل بعد مشترکاً فرمت یک ریزدستورالعمل را که در هر خط حافظه کنترلی ذخیره می شود، تعیین می کنند. برخی خروجی هی واحد کنترل در جدول 1 رسم شده است. آن را تکمیل کنید. برای هر ریزدستورالعمل کلمه کنترلی را نیز در مبنای ۱۶ بهدست آورید. در انجام این مرحله دقت کنید چرا که رفع عیب مدارات نادرست طراحی شده بسیار دشوار است.

آزمون واحد كنترل

یک testbench بهنام controllertest.sv برای آزمون واحد کنترل خود طراحی کنید. هر یک از دستوراتی که پردازنده باید اجرا کند را مورد آزمون قرار دهید: دستورات AND ، SUB ، ADD و RR (با عملوندهای رجیستر و immediate ولی بدون شیفت)، DR و STR (با آفست immediate مثبت) و B. مطمئن شوید که هم انشعاب انجام شده ۱۰ و انجام نشده ۱۱ را آزمون کنید.

ماژول testbench شما ورودیهای واحد کنترل را اعمال میکند که شامل reset ،clk (ایمال میکند که شامل Instr[31:12] و Rd است). شکل ALUFlags[3:0] و Rd است). شکل موج خروجیها را بهصورت تصویری بررسی کنید و مطمئن شوید درست عمل میکنند. به ازای هر دستورالعمل یک شکل موج شبیه سازی ذخیره کرده و در گزارش خود درج کنید.

[^] Horizontal micro-instruction

¹ Branch

۱۰ Taken

¹¹ Not taken

جدول 1: برخی خروجیهای واحد ریزبرنامه

Micro- instruction (Name)	NextPC	Branch	MemW	RegW	IRWrite	AdrSrc	ResultSrc1:0	0: 757 7 7 7 7 757	ATTIC TO A	ALUSrcB _{1:0}	ALUOp	(Partial) Control Word
0 (Fetch)	1	0	0	0	1	0	10	0	1	10	0	0x114C
1 (Decode)	0	0	0	0	0	0	10	0	1	10	0	0x004C
2 (MemAdr)												
3 (MemRead)												
4 (MemWB)												
5 (MemWrite)												
6 (ExecuteR)												
7 (ExecuteI)												
8 (ALUWB)												
9 (Branch)												

طراحی مسیر داده

در بخش دوم پروژه اجزای مسیر داده را به پردازنده چندسیکل اضافه کرده و پردازنده نهایی را با یک برنامه نمونه آزمون می کنید. برنامه نمونه

در این پروژه از برنامه نمونهای که در تمرینها برای آزمون پردازنده تکسیکل استفاده شده، بهره میبریم (شکل 7.60 کتاب در سید). در جدول 2 (که تا حدی تکمیل شده است) مراحل اجرای دستورالعملها را برای هر حالت مشخص کنید. حتما این کار را پیش از شبیهسازی انجام دهید تا از اشتباهات بعد جلوگیری شود.

دقت کنید که دستورالعمل (Instr) طی ریزدستورالعمل FETCH واکشی می شود و تا ریزدستورالعمل DECODE به هنگام نمی شود. هنگامی که ALUResult استفاده نمی شود (مثلا در مرحله Writeback دستورالعمل ها)، بهتر است به جای پیش بینی مقدار استفاده نشده پردازنده، از don't care) استفاده کنید.

جدول 2: پیش بینی مراحل اجرای دستورالعملها

Cycle	Reset	PC	Instr	uInstr.	SrcA	SrcB	ALUResult
1	1	0.0	0	FETCH	0	4	4
2	0	04	SUB E04F000F	DECODE	4	4	8
3	0	04		EXECUTER	8	8	0
4	0	04		ALUWB	Х	Х	Х
5	0	04		FETCH	4	4	8
6	0	08	ADD E2802005	DECODE	8	4	С
7	0	08		EXECUTEI	0	5	5
8	0	08		ALUWB	Х	Х	Х
9	0	08		FETCH	8	4	С
10	0						
11	0						
12	0						
13	0						
14	0						
15	0						
16	0						
17	0						
18	0						
19	0						
20	0						
21	0						
22	0						

23	0							
24	0							
25	0	18			FETCH	18	4	1C
26	0	1C	ADD	E0855004	DECODE	1C	4	20
27	0	1C			EXECUTER	4	7	В
28	0	1C			ALUWB	Х	Х	Х
29	0							
30	0							
31	0							
32	0							
33	0							
34	0							
35	0							
36	0							
37	0							
38	0							
39	0							
40	0							
41	0							
42	0			<u> </u>				
43	0							
44	0							
45	0							
46	0							
47	0							
48	0							
49	0							
50	0							
51	0							
52	0							
53	0							
54	0							
55	0							
56	0							
57	0							
58	0							
59	0							
60	0							
61	0							
62	0							
63								
64 65	0							
66	0							
67	0							
68	0							
69	0							
70	0							
70	0					-		
72	0							
73	0							
74	0					-		
/4	U					l	l	

طراحی و تکمیل اجزای مسیر داده

با بهره گیری از اجزایی که در درس معرفی شد (نظیر ALU، مالتی پلکسر، رجیستر و ...)، کد مسیر داده (datapath) را به زبان SystemVerilog تکمیل کنید.

تمام رجیسترها دارای ورودی Reset برای تنظیم حالت پیشفرض (۰) هستند. برخی رجیسترها نظیر IR و PC دارای ورودی Enable نیز هستند.

پردازنده تکمیل شده را با برنامه نمونه و با استفاده از testbench که در تمرینها برای پردانده تکسیکل استفاده کردید، srcA ،state ،Instr ،PC ،reset ،clk ابتدا مقدار ۱ دارد. سیگنالهای Reset ابتدا مقدار ۱ دارد. سیگنالهای ALUResult و srcB و ALUResult را شکل موجهای شبیه سازی اضافه کنید و نتیجه شبیه سازی پردازنده را با جدول 2 مقایسه کرده و خطاها را اصلاح کنید.

بههنگام رفع عیب طراحی خود نکات زیر را در نظر داشته باشید.

• مطمئن شوید که عمل کرد ریزپردازنده را کاملا متوجه شدهاید. چنین سیستمی پیچیده تر از آن است که با سعی و خطا عیبیابی شود. باید بتوانید پیشبینی کنید در هر مرحله هر یک از سیگنالها چه مقداری باید داشته باشند.

• اشکالات را با یافتن اولین نقطهای در شبیه سازی که در آن سیگنالی مقدار نادرست دارد ردیابی کنید. اشکالات بعدی ممکن است ناشی از اولین اشکال باشند. جزئی از مدار را که خروجی نادرست تولید می کند پیدا کرده و ورودی هایش را به شبیه سازی اضافه کنید. این کار را تا پیدا کردن مبدا خطا تکرار کنید.

توسعه مجموعه دستورالعملها (اختياري)

با برنامهریزی مجدد واحد حافظه ریزدستورالعملها و کمترین تغییرات در مسیر داده و واحد کنترل می توان مجموعه دستورالعملهای بیشتری را پیاده سازی کرد. به عنوان نمونه مد آدرس دهی immediate با امکان شیفت / چرخش را برای دستورات داده پیاده سازی کنید.

پیادهسازی بر روی FPGA (اختیاری)

پس از اطمینان از صحت عمل کرد پردازنده طراحی شده خود می توانید آن را بر روی یک برد FPGA دلخواه خود پیادهسازی کنید. برای این منظور لازم است تمام اجزای پردازنده بر روی FPGA پیادهسازی شوند. بهمنظور سنتز بهینه اجزایی نظیر حافظه، ممکن است لازم باشد به گونهای که شرکت سازنده FPGA توصیه می کند، آنها را بازنویسی کنید.

در صورتی که این بخش اختیاری را انجام می دهید، بهتر است یک واحد IO ساده (memory mapped) طراحی و به پردازنده اضافه کنید و ورودی ها و خروجی های آن را به کلیدها و LEDهای برد متصل کنید.

با توجه به اختیاری بودن این بخش، میزان کار اضافه انجام شده نسبت به بخش اجباری نمره اضافه شما را تعیین می کند.

گزارش

- گزارش نهایی که توسط گروهها تحویل داده می شود باید شامل موارد زیر باشد:
- توضیح دقیق مراحل طراحی سیستم و چالشهایی که با آن برخورد داشتهاید.
 - نسخه تكميل شده جدول 1 و جدول 2.
 - c فایل سورس اصلی پردازنده طراحی شده arm multi.sv.
- o فایل سورس testbench بخش واحد کنترل (controllertest.sv).
- o شكل موجهای خروجی شبیه سازی واحد كنترل شامل سیگنالهای به ترتیب Cond ،Reset ،CLK شکل موجهای خروجی شبیه سازی واحد كنترل شامل سیگنالهای به RegWrite ،RegSrc ،ImmSrc ،ALUControl ،ALUFlags ،Rd ،Funct ،OP و كلمه كنترلی همه در مبنای ۱۶ برای تمام دستورالعملها.
- o شکل موجهای خروجی شبیه سازی پردازنده شامل سیگنالهای به ترتیب state Instr ،PC reset ،cl k و شکل موجهای خروجی شبیه سازی بردازنده شامل سیگنالهای به ALUResult و ALUResult همه در مبنای ۱۶۶
- مشخصات سیستم سنتز شده برای برد مشخص شده شامل سرعت و مساحت اشغال شده روی چیپ و خروجی RTL Viewer و State Machine Viewer.
 - توضیحات مربوط به بخش اختیاری (در صورت انجام).
- متن گزارش به صورت یک فایل PDF است که به شکلی مناسب حروف چینی شده است و کدهای نوشته شده برای پروژه پیوست آن شده است. می توانید برای وضوح بیشتر از نگاتیو شکل موجها استفاده کنید.
 - گزارش روز پیش از تحویل پروژه باید ارسال شده باشد.

تحويل

در روز تحویل هر دو عضو گروه با به همراه داشتن یک نسخه از گزارش پروژه و همچنین نمونه سختافزاری پیادهسازی شده (در صورت انجام بخش اختیاری) برای تحویل مراجعه می کنند. اعضای گروه در ابتدا یک گزارش شفاهی کوتاه (در حد ۱-۲ دقیقه) در مورد پروژه ارائه میکنند که شامل نکات مهم، چالشها، شیوه انجام کار و انتخاب پارامترها میباشد.

پس از آن گروه شبیهسازی سیستم را انجام خواهد داد و توضیحات لازم را ارائه خواهد نمود. شبیهسازی باید بهوضوح مراحل اجرای چند دستورالعمل را به طور صحیح نشان دهد.

در مرحله بعد در صورتی که گروه پیادهسازی سختافزاری روی برد FPGA را نیز انجام داده باشد، آن را نمایش میدهند. نحوه ارائه این بخش به این ترتیب است که برد را برنامه ریزی کرده و اجرای یک برنامه کوتاه را روی آن نمایش دهد.

دقت کنید که وظیفه تک تک اعضای گروه است که کیفیت کار انجام شده و میزان مشارکت خود را به هنگام تحویل اثبات کنند. در صورت سکوت هر یک از اعضا هنگام جلسه تحویل طبیعی است که نمرهای به آنها تعلق نخواهد گرفت.

موفق باشید عطارزاده