

ЛЕКЦИЯ 5 ОАЭ и 1 ОЦЭ

ЭЛЕКТРОНИКА.

СТАБИЛИЗАТОРЫ НАПРЯЖЕНИЯ.

ОСНОВЫ ЦИФРОВОЙ ЭЛЕКТРОНИКИ.

ПРЕИМУЩЕСТВА ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ ПО СРАВНЕНИЮ С АНАЛОГОВОЙ. КЛЮЧЕВЫЕ СХЕМЫ НА БИРОЛЯРНЫХ И ПОЛЕВЫХ ТРАНЗИСТОРОВ.

Сложная и высокочувствительная радиоэлектронная аппаратура в процессе эксплуатации нуждается в автоматическом поддержании постоянства питающих напряжений и токов. В противном случае резко снижается качество воспроизведения входных сигналов, появляется опасность ложного срабатывания аппаратуры в отсутствие входного сигнала, повышается вероятность её самовозбуждения. В автогенераторах нестабильность источников питания приводит к нестабильности частоты и амплитуды колебаний.

Для обеспечения постоянства напряжения источников питания применяются стабилизаторы напряжения.

Стабилизатор напряжения (СН) - *устройство, автоматически поддерживающее напряжение на нагрузке с заданной степенью точности при изменениях напряжения питающей сети, тока нагрузки и температуры окружающей среды.*

В зависимости от рода напряжения стабилизаторы подразделяются на две группы:

- стабилизаторы напряжения переменного тока (электромагнитные, феррорезонансные и тиристорные);
- стабилизаторы напряжения постоянного тока.

Основные параметры стабилизаторов напряжения

Качество работы стабилизаторов напряжения характеризуется следующими параметрами:

1. **Коэффициент стабилизации по входному напряжению.** Он равен отношению относительных изменений напряжений на входе и выходе стабилизатора при постоянном токе нагрузки:

$$k_U = \left(\frac{\Delta U_{\text{вх}}}{U_{\text{вх}}} \right) / \left(\frac{\Delta U_{\text{вых}}}{U_{\text{вых}}} \right). \quad (1)$$

Здесь $\Delta U_{\text{вх}}$ и $\Delta U_{\text{вых}}$ – абсолютные изменения входного и выходного напряжений, а $U_{\text{вх}}$ и $U_{\text{вых}}$ – номинальные значения этих напряжений.

2. **Коэффициент стабилизации по нагрузке** равен отношению относительного изменения тока нагрузки к относительному изменению выходного напряжения:

$$k_{I_n} = \left(\frac{\Delta I_n}{I_n} \right) / \left(\frac{\Delta U_{\text{вых}}}{U_{\text{вых}}} \right). \quad (2)$$

Часто вместо коэффициента стабилизации (2) реакция стабилизатора напряжения на изменение тока нагрузки характеризуется его **выходным сопротивлением** $R_{\text{вых}}$:

$$R_{\text{вых}} = \Delta U_{\text{вых}} / \Delta I_n \quad (3)$$

3. **Коэффициент сглаживания пульсаций** характеризует фильтрующие свойства стабилизатора. Он показывает, во сколько раз относительная величина пульсаций напряжения на входе стабилизатора превышает их относительное значение на выходе:

$$k_{\sim} = \left(\frac{U_{п\sim}}{U_{п}} \right) / \left(\frac{U_{н\sim}}{U_{н}} \right). \quad (4)$$

Здесь $U_{п\sim}$ и $U_{н\sim}$ – амплитудные значения пульсаций напряжения соответственно на входе и выходе стабилизатора.

4. **Температурный коэффициент напряжения** (ТКН) стабилизатора характеризует степень стабильности его выходного напряжения при изменении температуры окружающей среды при постоянном напряжении на входе и постоянном токе нагрузки стабилизатора. Он определяется как отношение изменения стабилизированного напряжения к вызвавшему его изменению температуры окружающей среды:

$$k_T = \Delta U_{н} / \Delta T \text{ [В/}^{\circ}\text{C]}. \quad (5)$$

Кроме перечисленных выше основных параметров, характеризующих качество стабилизации напряжения, стабилизаторы оцениваются по энергетическим показателям, важнейшим из которых является **коэффициент полезного действия (КПД)**. Он равен отношению мощности, потребляемой нагрузкой стабилизатора, к мощности, потребляемой стабилизатором от источника питания.

Неотъемлемой составной частью любого стабилизатора является регулирующий элемент, в качестве которого могут быть использованы электронная лампа, транзистор, полупроводниковый или газоразрядный стабилитроны. По способу взаимного включения регулирующего элемента (РЭ) и сопротивления нагрузки ($R_{н}$) различают **последовательные** и **параллельные** стабилизаторы напряжения (рис. 1).

В случае последовательного СН (рис. 1, а) для напряжения на нагрузке справедлива формула

$$U_{н} = \frac{R_{н}}{R_{н} + R_{РЭ}} U_{п} = k_1 U_{п}$$

(6)

Из (6) видно, что в качестве РЭ необходимо взять такой элемент, сопротивление которого

увеличивается с ростом протекающего через него тока. В этом случае увеличение входного напряжения приведет к возрастанию тока в цепи и, следовательно, к росту сопротивления РЭ. Падение напряжения на РЭ увеличивается, а коэффициент передачи цепочки k_1 уменьшается, т.е. происходит компенсация изменения входного напряжения.

В параллельных СН (рис. 1, б) регулирующий элемент включен параллельно нагрузке и имеется дополнительный балластный резистор R. Связь напряжения на нагрузке с напряжением питания для такой схемы дается формулой

$$U_{н} = \frac{R_{н}}{R_{н} + R_{д} + R_{н}R_{д}/R_{РЭ}} U_{п} = k_2 U_{п}. \quad (7)$$




Рис. 1. Последовательный (а) и параллельный (б) стабилизаторы напряжения

Из (7) видно, что при возрастании $U_{\text{п}}$ сопротивление РЭ должно уменьшаться, чтобы сохранить напряжение на нагрузке неизменным.

В зависимости от вида регулирующего элемента и способа управления им стабилизаторы напряжения подразделяются на **нелинейные (параметрические)** и **компенсационные**.

Параметрические стабилизаторы напряжения

Параметрические стабилизаторы напряжения являются стабилизаторами параллельного типа (рис. 2). В этих устройствах стабилизация напряжения на нагрузке осуществляется в результате перераспределения напряжений и токов между балластным резистором $R_{\text{д}}$, нагрузкой $R_{\text{н}}$ и регулирующим элементом (VD). В качестве регулирующего элемента используются приборы, обладающие резко выраженной нелинейностью вольтамперной характеристики (ВАХ): кремниевые и газоразрядные стабилитроны (рис. 3).




Рис. 2. Параметрический стабилизатор




Рис. 3. ВАХ стабилитрона

Рассмотрим работу параметрического стабилизатора на кремниевом стабилитроне, схема которого приведена на рис. 2. Ток через балластный резистор $R_{\text{д}}$ равен сумме токов, протекающих через $R_{\text{н}}$ и стабилитрон VD .

Рабочая точка стабилитрона ($U_{\text{ст}}$, $I_{\text{ст}}$) выбирается на участке с минимальным дифференциальным сопротивлением $r_{\text{диф}} = \Delta U_{\text{ст}} / \Delta I_{\text{ст}}$ (рис. 3). При увеличении напряжения на входе стабилизатора ток через стабилитрон в соответствии с его ВАХ резко увеличивается на величину $\Delta I_{\text{ст}}$. Это приводит к возрастанию суммарного тока, протекающего через резистор $R_{\text{д}}$, и увеличению падения напряжения на нем на величину

$$\Delta U_{R_{\text{д}}} = R_{\text{д}} \Delta I_{\text{ст}}$$

Напряжение на стабилитроне и соответственно на нагрузке при этом меняется на гораздо меньшую величину. Если же напряжение на входе стабилизатора уменьшается, то падение напряжения на $R_{\text{д}}$ также уменьшается, оставляя величину напряжения на нагрузке практически неизменной.

Вычислим коэффициент стабилизации по входному напряжению для этого стабилизатора. Приращение напряжения на входе стабилизатора может быть записано как

$$\Delta U_{\text{п}} = R_{\text{д}} \Delta I_{\text{ст}} + \Delta U_{\text{ст}} = \Delta I_{\text{ст}} (R_{\text{д}} + r_{\text{диф}}). \quad (8)$$

Приращение напряжения на выходе стабилизатора $\Delta U_{\text{н}} = \Delta U_{\text{ст}}$. С учетом того, что $r_{\text{диф}} \ll R_{\text{д}}$, для коэффициента стабилизации по напряжению (1) и выходного сопротивления СН (3), можно получить следующие формулы:

$$k_U = \left(\frac{R_{\text{д}}}{r_{\text{диф}}} \right) \left/ \left(\frac{U_{\text{п}}}{U_{\text{н}}} \right) \right., \quad R_{\text{вых}} = r_{\text{диф}}. \quad (9)$$

Формула, аналогичная k_U , справедлива и для коэффициента сглаживания пульсаций, поскольку на низких частотах кремниевые стабилитроны практически

безынерционны. Из (9) видно, что с увеличением R_d коэффициент k_U увеличивается, однако КПД стабилизатора уменьшается. Типичные значения k_U таких СН – до сотни, а выходное сопротивление – около десятка Ом.

В ряде случаев к температурной стабильности выходного напряжения параметрического стабилизатора предъявляются жесткие требования, например при использовании их в качестве источников опорного напряжения. Для повышения термостабильности необходимо введение в схему стабилизатора термокомпенсирующих элементов. Поскольку у большинства кремниевых стабилитронов ТКН положителен, то для термокомпенсации можно использовать обычные кремниевые диоды, включаемые последовательно со стабилитроном в прямом направлении. Диоды имеют отрицательный ТКН, и подбором их типа и числа можно сделать суммарный ТКН цепочки сколь угодно близким к нулю в рабочем интервале температур стабилизатора. В настоящее время нашли широкое применение так называемые униполярные стабилитроны. Они состоят из двух одинаковых кремниевых стабилитронов, включенных навстречу друг другу. Один из них выполняет функцию стабилизирующего, второй – термокомпенсирующего элементов.

При таком способе термокомпенсации возрастает величина $r_{\text{диф}}$, что, согласно (9), уменьшает коэффициент стабилизации по напряжению. Для увеличения k_U можно применить последовательное соединение нескольких параметрических СН. Общий коэффициент стабилизации такой цепочки равен произведению k_{U_i} отдельных каскадов.

Основными недостатками параметрических стабилизаторов является их низкий КПД, что характерно для всех стабилизаторов напряжения параллельного типа, и сравнительно небольшой максимально допустимый ток нагрузки. Как правило, он не превышает величины $(0,5 \div 1) I_{\text{ст max}}$. Здесь $I_{\text{ст max}}$ – максимальный ток стабилизации стабилитрона. Для маломощных стабилитронов он составляет величину менее 30 мА. Если применить для усиления тока дополнительный транзистор, то можно увеличить максимально допустимый ток нагрузки примерно в $h_{21Э}$ раз ($h_{21Э}$ – статический коэффициент усиления тока базы транзистора) [1, 2,].

Стабилизаторы напряжения с усилителями тока




Рис. 4. Стабилизатор параллельного типа

Рассмотрим СН параллельного типа с усилителем тока (рис. 4). $R1$ – балластный резистор в схеме стабилизатора. На вход транзистора VT подается разность двух напряжений – выходного и опорного, снимаемого со стабилитрона VD : $U_{бэ} = U_n - U_{\text{ст}}$. Стабилитрон входит в состав параметрического СН, состоящего из VD и $R2$. При увеличении по какой либо причине выходного напряжения U_n увеличивается $U_{бэ}$, что приводит к возрастанию коллекторного тока транзистора. Суммарный ток через резистор $R1$ также возрастает и увеличивается падение напряжения на нем, а выходное напряжение, равное разности $U_n - U_{R1}$, уменьшается. При уменьшении выходного напряжения происходят обратные процессы: $U_{бэ}$ уменьшается, что приводит к уменьшению тока базы и тока коллектора VT . Падение напряжения на $R1$ уменьшается и U_n возвращается к номинальной величине.

Схема последовательного стабилизатора напряжения с эмиттерным повторителем приведена на рис. 5.




Рис. 5. Стабилизатор последовательного типа

В подавляющем большинстве случаев в радиотехнических устройствах применяются последовательные СН, поскольку при прочих равных условиях параллельные СН имеют более низкий КПД, особенно при малых токах нагрузки. Мощность, рассеиваемая регулирующим транзистором в таких стабилизаторах, прямо пропорциональна выходному напряжению. Кроме этого, потери мощности происходят и на балластном резисторе. Поэтому параллельные СН находят ограниченное применение при низких, примерно до 5 вольт, выходных напряжениях и постоянной нагрузке. Только в таких условиях их использование окупается единственным достоинством, которое заключается в высокой стойкости этого типа стабилизаторов напряжения к перегрузкам по току вплоть до короткого замыкания нагрузки.

Требуемый ток стабилизатора устанавливается подбором резистора $R1$. Резистор $R2$ служит для обеспечения нормального режима работы транзистора VT при малых токах нагрузки. В цепь базы включен параметрический стабилизатор (VD , $R1$). Схема работает таким образом, что при изменении выходного напряжения меняется сопротивление участка эмиттер-коллектор $R_{эк}$ транзистора. Пусть напряжение на нагрузке по какой-либо причине увеличилось, тогда напряжение между базой и эмиттером $U_{бэ} = U_{ст} - U_n$ уменьшится по величине. Ток базы и, следовательно, ток коллектора VT уменьшаются, а сопротивление $R_{эк}$ увеличивается. Падение напряжения на участке эмиттер-коллектор возрастает настолько, чтобы выходное напряжение вернулось к номинальному значению.

По коэффициенту стабилизации стабилизаторы с эмиттерным повторителем мало отличаются от простейшего параметрического стабилизатора. Значительное повышение (в 5–10 раз) коэффициента стабилизации всех рассмотренных выше СН можно получить, обеспечив постоянство тока, протекающего через стабилизатор, при изменении входного напряжения стабилизатора. Для этой цели вместо балластного резистора (R_d на рис. 2 и $R1$ на рис. 5) нужно включить стабилизатор тока, собранный на биполярном транзисторе (рис. 6) [3]. Стабилизатор тока на схеме выделен пунктирной линией. Схема стабилизатора тока содержит параметрический стабилизатор ($VD1$, $R2$). Вместо стабилизатора $VD1$ можно поставить диод, включенный в прямом направлении по отношению к положительному полюсу источника питания.




Рис. 6. Стабилизатор тока на биполярном транзисторе




Рис. 7. Стабилизатор тока в последовательном СН

благодаря малому углу наклона выходных характеристик транзистора (дифференциальное сопротивление участка эмиттер-коллектор $r_{диф} = \Delta U_{кэ} / \Delta I_k$ велико) и наличию отрицательной обратной связи по току за счет резистора $R1$ в цепи эмиттера. Часть схемы последовательного стабилизатора напряжения (рис. 5), усовершенствованная таким образом, представлена на рис. 7. В данном случае стабилизатор тока собран на транзисторе $VT1$ $n-p-n$ -типа. Такое улучшение не только повышает коэффициент стабилизации, но и

ограничивает ток коллектора, протекающий через регулирующий транзистор $VT2$ при перегрузке или коротком замыкании нагрузки. Ток базы $VT2$ при любом токе нагрузки не может превысить значения задаваемого стабилизатором тока. Следовательно, ток коллектора регулирующего транзистора будет ограничен на уровне $I_k = I_{ст} h_{21Э}$. Здесь $h_{21Э}$ – коэффициент передачи тока транзистора $VT2$.

Основной недостаток описанных выше схем СН – то, что они имеют фиксированное выходное напряжение, примерно равное напряжению стабилизации стабилитрона. Большие или меньшие величины U_n могут обеспечить стабилизаторы с усилителем сигнала обратной связи, которые принято называть **компенсационными**.

Компенсационные транзисторные стабилизаторы напряжения

Компенсационные стабилизаторы напряжения постоянного тока представляют собой системы автоматического регулирования, содержащие цепь отрицательной обратной связи. Сигнал обратной связи, управляющий регулирующим элементом, вырабатывается путем сравнения выходного напряжения с некоторым опорным напряжением. В качестве источника опорного напряжения обычно применяется параметрический стабилизатор. Блок-схема компенсационного стабилизатора приведена на рис. 8.

Сигнал рассогласования между опорным и выходным напряжениями формируется на элементе



Рис. 8. Блок-схема компенсационного СН

сравнения и поступает на усилитель сигнала обратной связи, в качестве которого используется усилитель постоянного тока (УПТ). С выхода УПТ сигнал подается на регулирующий элемент, меняя его сопротивление таким образом, чтобы напряжение на нагрузке оставалось постоянным.

Схема наиболее простого и распространенного компенсационного стабилизатора положительного напряжения, собранного на транзисторах $n-p-n$ -типа, представлена на рис. 9. Стабилизатор отрицательного напряжения может быть собран по аналогичной схеме. Необходимо лишь поменять полярность источника питания и включения стабилитрона, а также заменить транзисторы $n-p-n$ -типа на $p-n-p$. В данной схеме регулирующим элементом является мощный, с большим коллекторным током, транзистор $VT1$, включенный по схеме эмиттерного повторителя. На маломощном транзисторе $VT2$ собран УПТ по схеме с общим эмиттером и его нагрузкой является резистор $R1$. Источником опорного напряжения служит параметрический стабилизатор ($R2, VD$), к выходу которого подключен эмиттер транзистора $VT2$.




Рис. 9. Базовая схема последовательного компенсационного СН

Резисторы $R3, R4$ образуют делитель выходного напряжения. С плеча делителя $R4$ снимается часть выходного напряжения, равная

$$U_{R4} = \left(\frac{R4}{R3 + R4} \right) U_n, \quad (10)$$

и подается на базу VT2. Таким образом, падение напряжения между базой и эмиттером транзистора VT2 равно разности $U_{бэ} = U_{R4} - U_{ст}$, т.е. этот транзистор выполняет роль и усилителя сигнала ошибки, и элемента сравнения. Изменением соотношения плеч делителя R3, R4 можно менять величину выходного напряжения стабилизатора.

Работает схема следующим образом. Если выходное напряжение СН по какой либо причине увеличилось то, согласно (10), увеличится падение напряжения на R4 и на входе УПТ. Это приведет к увеличению тока коллектора VT2 и падения напряжения на R1. Напряжение между базой и эмиттером $U_{бэ}$, регулирующего транзистора VT1 уменьшается, что приводит к уменьшению его токов базы и коллектора. Сопротивление транзистора и падение напряжения на нем увеличиваются, а напряжение на выходе СН при этом возвращается к номинальному значению.

Коэффициент стабилизации по входному напряжению (k_U) СН, собранных по схеме рис. 9, как правило, не превышает $10 \div 20$. Их выходное сопротивление - около 0,1 Ома. Причем коэффициент стабилизации по нагрузке (2), как правило, на порядок больше k_U . Сравнительно невысокие значения выходных параметров таких стабилизаторов объясняются рядом причин:

1. Усилитель обратной связи (УПТ на транзисторе VT2) питается от нестабилизированного входного напряжения стабилизатора.

2. Согласно (10), наличие делителя выходного напряжения (R3-R4) приводит к тому, что не весь сигнал ошибки (ΔU_n), а лишь его часть подается на базу транзистора VT2. Это уменьшает коэффициент обратной связи.

3. Напряжение питания УПТ сравнительно мало, поскольку оно равно разности между входным напряжением и напряжением стабилизации стабилитрона, поэтому коэффициент усиления его также невелик.

4. Отличие от нуля дифференциального сопротивления стабилитрона (V_D) уменьшает коэффициент усиления цепи обратной связи. Например, при увеличении эмит-герного тока транзистора VT2 напряжение на стабилитроне также увеличивается (см. ВАХ стабилитрона на рис. 3), а это приводит к уменьшению управляющего сигнала на переходе база-эмиттер УПТ.

Улучшить качественные показатели компенсационных СН можно за счет усовершенствований, вносимых в базовую схему (рис. 9).

Устранить влияние нестабильности напряжения питания U_n на работу УПТ можно, если вместо резистора R1 поставить стабилизатор тока, собранный, например, по схеме рис. 6. Он будет обеспечивать независимость базового тока регулирующего транзистора и коллекторного тока транзистора УПТ от колебаний входного напряжения.

Дальнейшее улучшение характеристик СН может быть получено путем замены делителя выходного напряжения (R3-R4) параметрическим стабилизатором, причем стабилитрон должен быть включен таким образом, чтобы сигнал ошибки ΔU_n был приложен между эмиттером и базой транзистора VT2.

Существенно повысить параметры СН можно за счет применения дополнительного источника входного напряжения ($U_{п1}$ на рис. 10). Повышение напряжения питания УПТ, которое равно теперь $U_n + U_{п1}$ позволяет увеличить сопротивление его нагрузки $R1$, сохранив неизменными коллекторный ток $VT2$ и базовый ток регулирующего транзистора (рис. 9). Коэффициент усиления $VT2$ возрастает и, следовательно, улучшаются параметры стабилизатора. Этому способствует также и то, что для питания маломощного УПТ, как правило, применяется дополнительный параметрический стабилизатор (R_d, VD) на рис. 10.




Рис. 10. Питание УПТ от дополнительного источника

При токах нагрузки более $0,1 \div 0,2$ А в стабилизаторах напряжения регулирующий элемент выполняют обычно в виде составного транзистора $VT1, VT2$ (рис.11; остальная часть схемы соответствует рис. 9). Отметим, что при таком включении общий коэффициент усиления равен произведению коэффициентов усиления $VT1$ и $VT2$, что приводит к улучшению качественных характеристик СН.




Рис. 11. Применение составного транзистора в качестве регулирующего элемента

Недостатком последовательных компенсационных полупроводниковых СН является то, что регулирующий транзистор очень чувствителен даже к кратковременным перегрузкам и коротким замыканиям (КЗ) на выходе.

При КЗ через него течет очень большой ток, а к участку эмиттер-коллектор приложено практически все входное напряжение стабилизатора. Температура переходов транзистора возрастает и происходит тепловой пробой. Схемы защиты обычно строятся на транзисторах, которые запирают регулирующий элемент при перегрузке или КЗ на выходе. Одна из возможных реализаций схемы защиты приведена на рис. 12. Она состоит из транзистора VT_d и двух резисторов $R_{д1}$ и $R_{д2}$. Напряжение между базой и эмиттером этого транзистора равно разности $U_{бэ} = U_{R_{д2}} - U_{см}$. Причем $U_{R_{д2}} = I_n R_{д2}$ пропорционально току нагрузки.




Рис. 12. Схема защиты СН от перегрузок и КЗ

Напряжение $U_{см}$ снимается с нижней части потенциометра $R_{д1}$. В номинальном режиме работы стабилизатора $U_{см}$ устанавливается таким, чтобы транзистор VT_d был заперт и не влиял на работу СН.

При возрастании тока нагрузки больше номинального в результате КЗ или при перегрузке падение напряжения $U_{R_{д2}}$ становится по величине больше, чем $U_{см}$. Напряжение между базой и эмиттером транзистора VT_d меняет знак, и транзистор открывается. Ток его коллектора возрастает, что приводит к увеличению падения напряжения на резисторе $R1$. Регулирующий транзистор при этом закрывается. При устранении КЗ схема защиты выключается автоматически.




Рис. 13. Схема СН с регулирующим транзистором, включенным по схеме с общим эмиттером

В приведенной на рис. 9 базовой схеме стабилизатора регулирующий транзистор $n-p-n$ -типа включен по схеме эмиттерного повторителя. В литературе [4] описана схема стабилизатора положительного напряжения, в которой применен транзистор $p-n-p$ -типа, включенный по схеме с общим эмиттером. В этом случае регулирующий и усилительный транзистор должны быть разной структуры. Схема такого СН представлена на рис. 13. Достоинством схемы является то, что можно обойтись без нагрузочного резистора УПТ ($R1$ на рис. 9). Нагрузкой усилителя сигнала ошибки является сопротивление перехода эмиттер-база регулирующего транзистора $VT1$. Изменение порядка включения параметрического стабилизатора ($VD, R1$) по сравнению с базовой схемой вызвано необходимостью сохранить отрицательный характер обратной связи.

Схема работает следующим образом. При изменении выходного напряжения стабилизатора будет меняться напряжение и на базе, и на эмиттере транзистора $VT2$. Но благодаря малому дифференциальному сопротивлению стабилитрона VD изменение напряжения на эмиттере будет значительно более глубоким, чем на базе.

Можно показать, что при изменении напряжения на выходе стабилизатора на величину ΔU_n изменение напряжения между эмиттером и базой будет равно

$$\Delta U_{эб} = \Delta U_n \left(\frac{R3}{R3 + R2} - \frac{R1}{R1 + r_{диф}} \right). \quad (11)$$

Отсюда при $R1 \gg r_{диф}$ получим

$$\Delta U_{эб} \approx -\Delta U_n \left(\frac{R2}{R3 + R2} \right). \quad (12)$$

Уменьшение напряжения между эмиттером и базой $VT2$ приводит к уменьшению его коллекторного тока, который является базовым током регулирующего транзистора $VT1$. Сопротивление участка эмиттер-коллектор $VT1$ при этом возрастает и напряжение на выходе СН возвращается к номинальному.

Достоинством данного СН является более высокий коэффициент стабилизации k_U вследствие отсутствия дестабилизирующей связи через нагрузочный резистор УПТ, существующей в схеме на рис. 9, а также возможность использования корпуса прибора в качестве радиатора регулирующего транзистора, если положительный полюс СН является общим проводом.

Ответить на контрольные вопросы по пройденному материалу.

1. Какой из стабилизаторов (последовательный или параллельный) обладает большим КПД и почему?
2. Почему в схеме стабилизатора тока (рис. 6) вместо стабилитрона можно поставить диод, включенный в прямом направлении по отношению к источнику питания?
3. Что произойдет с регулирующими транзисторами простейших стабилизаторов параллельного и последовательного типа, схемы которых приведены на рис. 4 и рис. 5 при $K3$ на выходе ($R_n = 0$)?
4. Каковы основные недостатки стабилизаторов напряжения с усилителями тока?
5. Как отреагирует базовая схема стабилизатора напряжения (рис. 9) на неисправность транзистора УПТ:
 - а) сопротивление участка эмиттер-коллектор $r_{эк} = 0$;
 - б) сопротивление участка эмиттер-коллектор $r_{эк} = \infty$?
6. В отличие от схемы на рис. 12 существует другой способ защиты регулирующего транзистора от перегрузок и $K3$. Каков он?
7. Почему собранный по схеме рис. 13 стабилизатор имеет гораздо больший коэффициент стабилизации по входному напряжению, чем стабилизатор, изготовленный по базовой схеме?

Основы цифровой электроники.

1.Преимущества цифровой обработки сигналов по сравнению с аналоговой. Роль цифровых устройств в современной радиоэлектронике.

Аналоговый сигнал – сигнал, непрерывный по уровню и во времени, т.е. такой сигнал существует в любой момент времени и может принимать любой уровень из заданного диапазона (рис. 1, а).

Цифровой сигнал - сигнал, квантованный по уровню и дискретизированный во времени (рис. 1, б). Квантованные значения цифрового сигнала обычно кодируются некоторым кодом, при этом каждый выделенный в процессе дискретизации отсчет заменяется соответствующим кодовым словом, символы которого имеют два значения – 0 и 1.




Рис. 1 Виды сигналов

Типичными представителями устройств аналоговой электроники являются устройства связи, радиовещания, телевидения. Общие требования, предъявляемые к аналоговым устройствам, – минимальные искажения. Стремление выполнить эти требования приводит к усложнению электрических схем и конструкции устройств. Другая проблема аналоговой электроники – достижение необходимой помехоустойчивости, ибо в аналоговом канале связи шумы принципиально неустранимы.

Преимущества цифровой обработки сигналов по сравнению с аналоговой: Меньшее потребление мощности, высокая надёжность.

Цифровые сигналы формируются электронными схемами, транзисторы в которых либо закрыты (ток близок к нулю), либо полностью открыты (напряжение близко к нулю), поэтому на них рассеивается незначительная мощность и надежность цифровых устройств получается более высокой, чем аналоговых.

Помехоустойчивость.

Цифровые устройства более помехоустойчивы, чем аналоговые, так как небольшие посторонние возмущения не вызывают ошибочного срабатывания устройств. Ошибки появляются только при таких возмущениях, при которых низкий уровень сигнала воспринимается как высокий или наоборот. В цифровых устройствах можно также применить специальные коды, позволяющие исправить ошибки. В аналоговых устройствах такой возможности нет.

Экономичность производства и эксплуатации.

Цифровые устройства нечувствительны к разбросу (в допустимых пределах)

параметров и характеристик транзисторов и других элементов схем. Безошибочно изготовленные цифровые устройства не нужно настраивать, а их характеристики полностью повторяемы. Все это очень важно при массовом изготовлении устройств по интегральной технологии. Экономичность производства и эксплуатации цифровых интегральных микросхем привела к тому, что в современных радиоэлектронных устройствах цифровой обработке подвергаются не только цифровые, но и аналоговые сигналы.

Распространены цифровые фильтры, регуляторы, перемножители и др. Перед цифровой обработкой аналоговые сигналы преобразуются в цифровые с помощью аналого-цифровых преобразователей (АЦП). Обратное преобразование – восстановление аналоговых сигналов по цифровым – выполняется с помощью цифроаналоговых преобразователей (ЦАП).

Основные причины роста популярности цифровых технологий заключаются в следующем.

1. Цифровые системы, как правило, легче разрабатывать. Так происходит потому, что используемые схемы принадлежат к ключевым схемам, в которых важны не точные значения напряжения или тока, а лишь диапазон (высокий или низкий сигнал), в который они попадают.
2. Легко осуществить хранение информации. Хранение осуществляется с помощью специальных устройств и схем, которые могут считывать цифровую информацию и сохранять ее сколь угодно долго. Запоминающие устройства сверхбольшой емкости могут хранить миллиарды бит информации на сравнительно малом физическом пространстве. Аналоговые устройства хранения информации, наоборот, имеют крайне ограниченные возможности.
3. Большая точность. Цифровые системы могут оперировать любым необходимым количеством десятичных знаков путем простого увеличения числа ключевых схем. В аналоговых системах точность обычно ограничена тремя или четырьмя знаками, потому что значения тока или напряжения непосредственно зависят от номиналов компонент схемы и подвержены влиянию случайных флуктуаций напряжения (шумов).
4. Возможность запрограммировать действие. Достаточно легко спроектировать цифровые системы, в которых работа контролируется набором хранящихся команд, или программой. Аналоговые системы также можно программировать, но разнообразие и сложность имеющихся в распоряжении операций строго ограничены.

2. Ключевые режимы работы биполярного транзистора.

Транзисторные ключи (ТК) являются основой логических элементов ЭВМ. Для отображения двоичных символов используются статические состояния ТК, в которых транзистор работает в режимах отсечки или насыщения. Во время переходных процессов при переключении из одного статического состояния в другое транзистор работает в нормальном и инверсном активных режимах.

Основными параметрами статических состояний ТК являются напряжение насыщения $U_{кэн}$ и обратный ток $J_{ко}$. Режим отсечки ТК (рис.2) характеризуется

низким уровнем напряжения $U_{вых} = -E_k + J_{к0} R_k \approx -E_k$.

В режиме насыщения через ТК протекает ток




Рис. 2 Принципиальная схема транзисторного ключа

$$J_{кн} = \frac{E_k - U_{кэ}}{R_k} \approx \frac{E_k}{R_k}; \quad U_{вых} = U_{кэ} \approx 0.$$

Основными параметрами переходных процессов являются: при включении ТК t_z - время задержки и t_ϕ - длительность фронта, а при выключении t_{pac} - время рассасывания накопленного в базе заряда и t_c - длительность среза.

На рис. 3 представлены временные диаграммы, иллюстрирующие переходные процессы в ТК. Время задержки $t_z \approx \tau_{ex} \ln(1 + \frac{U_{60}}{E_{60}})$, где $\tau_{ex} = R_6 C_{вх}$; U_{60} - начальное напряжение на $C_{вх}$. Длительность фронта определяется по формуле $t_\phi = \tau_6 \ln \frac{S}{S-1}$.

Для удобства измерения фронта его часто определяют как время нарастания тока от уровня $0.1 J_{кн}$ до уровня $0.9 J_{кн}$; $t_\phi = \tau_6 \ln \frac{S-0.1}{S-0.9}$. В этих формулах $\tau_6 = \frac{1}{2\pi f_6}$ (f_6 - верхняя граничная частота каскада ОЭ), а $S = \frac{J_{61}}{J_{6н}} = \frac{J_{61} B R_k}{E_k}$ - коэффициент насыщения. Ток базы, соответствующий границе насыщения, $J_{6н} = \frac{J_{кн}}{B}$. Время рассасывания заряда в базе $t_{pac} = \tau_u \ln \frac{S J_{6н} + J_{62}}{J_{6н} + J_{62}}$, где τ_u - время жизни неосновных носителей в базе в режиме насыщения.

Время рассасывания характеризуется интервалом времени от момента подачи запирающего входного напряжения $+E_{62}$ до момента, когда заряд в базе уменьшается до граничного значения $Q_{cp} = J_{6н t_u}$, при котором транзистор переходит из насыщенного состояния в активный режим. Если коллекторный переход запирается раньше эмиттерного ($t_k < t_э$) то транзистор переходит в нормальный активный режим, если наоборот ($t_{эи} < t_{ки}$), то в инверсный активный режим. В последнем случае на графике J_k и U_k появляется характерный выброс (рис. 3, штриховые линии).

Заканчивается переходный процесс при выключении транзистора срезом выходного напряжения (задним фронтом). Длительность t_c можно оценить, считая, что процесс формирования заднего фронта заканчивается при $Q \approx 0$. Тогда

$$t_c = \tau_6 \ln \frac{J_{61} / S + J_{62}}{J_{62}}.$$

Однако в реальных схемах большая часть среза выходного напряжения происходит, когда транзистор находится в режиме отсечки. Поэтому длительность

среза определяется постоянной времени $\tau_k = R_k C_k$ или $\tau_k = R_k (C_k + C_n)$ с учетом емкости нагрузки C_n . Конденсатор C в схеме ТК (рис. 2. пунктир) является форсирующим. Он позволяет увеличить токи базы $J_{\delta 1}$ и $J_{\delta 2}$ на короткий промежуток времени, в то время как стационарные токи базы практически не меняются, это приводит к повышению быстродействия ТК. Другим способом увеличения быстродействия ТК является введение нелинейной обратной связи. Диод с малым временем восстановления (диод Шоттки), включенный между коллектором и базой, предотвращает глубокое насыщение ТК, фиксируя потенциал коллектора относительно потенциала базы. Такие ТК называют ненасыщенными.




Рис. 3 Временные диаграммы работы транзисторного ключа

3. Ключевая схема на комплементарных транзисторах

В рассмотренных ключевых схемах существенным недостатком является протекание тока через сопротивление R_k как в открытом, так и в закрытом состояниях и, как следствие его, значительное нагревание.

Этого недостатка лишен инвертор на комплементарных (взаимодополняющихся) МДП-транзисторах (рис. 4).




Рис. 4. Комплементарный МДП-транзисторный ключ

Схема построена на двух транзисторах $T1$ и $T2$ с одинаковыми

характеристиками, но с каналами разных типов проводимости. Схема симметрична: когда один из транзисторов выполняет роль замкнутого ключа, то другой служит нагрузочным сопротивлением и наоборот.

В положительной логике и при положительной полярности напряжения питания при подаче на вход схемы логического 0 ($U_{вх} \approx 0 \text{ В}$) транзистор T1 будет заперт, а транзистор T2 оказывается в режиме глубокого насыщения и через него потенциал $+E$ поступает на выход, реализуя на выходе логическую 1. Сквозной ток, протекающий через оба последовательно соединенных транзистора практически равен нулю, так как сопротивление закрытого транзистора T1 очень велико.

Если на вход ключа подана логическая 1, то состояния транзисторов меняется на противоположное и через открытый транзистор T1 на выход будет подан нулевой потенциал корпуса $U_{вых} = 0 \text{ В}$, реализуя логический 0. При этом сквозной ток по-прежнему останется близким к нулю вследствие большого сопротивления запертого транзистора T2.

Таким образом, в статическом состоянии схема практически не потребляет мощности от источника питания.

В режиме переключения имеется некоторый интервал входных сигналов, при которых открыты оба транзистора и сквозной ток может достигать значительных величин. Однако для КМДП-ключей типичны низкие напряжения питания, так что заметного возрастания тока во время переключения обычно не происходит.