Logique combinatoire



Etude de l'additionneur (1/2)

Addition : opération la plus fréquemment réalisée dans un calculateur > l'optimiser au maximum.

Addition de 2 nombres A et B codés sur n bits chacun

$$rn-1 ... r2 r1$$
 $an-1 ... a2 a1 a0$
 $bn-1 ... b2 b1 b0$
 $sn=rn sn-1 ... s2 s1 s0$


- Etudier directement un additionneur de 2 nombres de 32 bits est possible mais très complexe !!!
- Remarque: excepté le rang 0, pour tout rang i (i=1...n-1) on a effectué à chaque fois la somme de 3 bits (ai, bi et ri report provenant du rang i-1) et on a produit 2 bits (Si et ri+1)



Etude de l'additionneur (2/2)

* Autre approche:

- > pour simplifier il suffit de ramener l'étude à celle d'un additionneur 3 bits.
- > ensuite pour réaliser un additionneur n bits il suffit de dupliquer la logique n fois.



- > 1er CAS: réaliser un additionneur 3 bits à partir d'un additionneur 2 bits
 - · Addition de 2 bits a (plus) b
 - Résultat : 1 bit de somme S et 1 bit de report R

а	b	a plus b	R	S
0	0	00	0	0
0	1	01	0	1
1	0	01	0	1
1	1	10	1	0





Additionneur complet (1/4)

- Les équations logiques :
- R = a.b

$$\mathbf{S} = \mathbf{a}.\mathbf{b} + \mathbf{a}.\mathbf{b} = \mathbf{a} \oplus \mathbf{b}$$

- · Additionneur 3 bits a (plus) b (plus) r
- Résultat : 1 bit de somme S et 1 bit de report R





- > 2^{ème} CAS: réaliser directement un additionneur 3 bits
 - · Additionneur 3 bits a (plus) b (plus) r
 - · Résultat : 1 bit de somme S et 1 bit de report R



Additionneur complet (2/4)

❖ Table de vérité : simplification partielle

r	а	b	r plus a plus b	R	s
0	0	0	00	0	0
0	0	1	01	0	1
0	1	0	01	0	1
0	1	1	10	1	0
1	0	0	01	0	1
1	0	1	10	1	0
1	1	0	10	1	0
1	1	1	11	1	1

ab r	00	01	11	10
0	0	0	1	0
1	0	1	1	1

$$R = a.b + r.a.b + r.a.b = a.b + r.(a \oplus b)$$

$$S = \overline{a.b.r} + \overline{a.b.r} + a.\overline{b.r} + a.b.r$$

$$= \overline{r.(a.b + a.b)} + r.(\overline{a.b} + a.b)$$


$$= \overline{r(a \oplus b)} + r.(\overline{a \oplus b)} = a \oplus b \oplus r$$




Additionneur complet (3/4)

❖ Table de vérité : simplification totale

r	а	b	r plus a plus b	R	S
0	0	0	00	0	0
0	0	1	01	0	1
0	1	0	01	0	1
0	1	1	10	1	0
1	0	0	01	0	1
1	0	1	10	1	0
1	1	0	10	1	0
1	1	1	11	1	1






$$R = a.b + r.a + rb$$

$$S = \overline{a.b.r} + \overline{a.b.r} + a.\overline{b.r} + a.b.r$$

$$= \overline{r.(a.b + a.b)} + r.(\overline{a.b} + a.b)$$

$$= \overline{r(a \oplus b)} + r.(\overline{a \oplus b}) = a \oplus b \oplus r$$






Additionneur complet (4/4)


* Réalisation avec des opérateurs NON ET (NAND)

$$R = \overline{\mathbf{a.b} + \mathbf{r.a} + \mathbf{r.b}}$$

$$= \overline{(\mathbf{a.b}).(\mathbf{r.a}).(\mathbf{r.b})}$$

$$= (a/b)/(r/a)/(r/b)$$








Additionneur à report en cascade (Ripple carry)

Additionneur n bits à partir d'un additionneur complet 1 bit



- © Le plus simple à réaliser
- Le moins performant (très lent)
- ➤ Dans le cas où n=32, le résultat n'est obtenu qu'après la traversée :
 - De 65 couches logiques (additionneur complet conçu à partir de 2 demiadditionneurs)
 - 64 couches logiques (additionneur complet conçu directement)



Additionneur à report anticipé (Carry look-ahead)

- ❖ Calculer Ri en fonction des bits ai, bi et les bits de rang inférieurs jusqu'à a0, b0 et r0 (report entrant initial)
- Le report pour un additionneur complet est égal :


$$\mathbf{R} = \mathbf{ab} + \mathbf{ra} + \mathbf{rb} = \mathbf{ab} + \mathbf{r(a+b)} = \mathbf{ab} + \mathbf{r(a \oplus b)}$$

- ❖ R = 1 ssi une des deux conditions suivantes est vérifiée :
 - a = b = 1 quelque soit r → alors il y a génération systématique d'un report → on définit un terme dit de génération :
 - a ou b = 1 et r = 1 → alors il y a propagation du report → on définit un terme dit de propagation :
 P = a ⊕ b

 $0 \leftarrow r \qquad 1 \leftarrow r$ $R = 0 + r \qquad S = 1$ $R = 0 + r \qquad S = 1$ $R = 0 + r \qquad P = a + b$

Réalisation des termes de génération et de propagation


- ❖ L'équation peut se mettre sous le forme : R_i = G_i+P_i.r_i
- ❖ L'équation de la Somme : S_i = a_i ⊕b_i ⊕r_i





Equations logiques des reports

- **❖** Addition à report anticipé de 2 nombres de 4 bits chacun
 - \rightarrow A \rightarrow a₃ a₂ a₁ a₀
 - \rightarrow B \rightarrow b₃ b₂ b₁ b₀



- \rightarrow Le circuit de rang 0 nous donne les termes G0 et P0 \rightarrow R₀ = G₀+P₀r₀ avec (r₀= report initial)
- Le circuit de rang 1 nous donne les termes G1 et P1 → R₁ = G₁+P₁r₁ avec (r₁= R₀)
- ➤ Le circuit de rang 2 nous donne les termes G2 et P2 → $R_2 = G_2 + P_2 r_2$ avec $(r_2 = R_1)$
- Le circuit de rang 3 nous donne les termes G3 et P3 → R₃ = G₃+P₃r₃ avec (r₃= R₂)
- > En remplaçant les r. par leur valeur :

$$\begin{array}{c}
 R_0 = G_0 + P_0.r_0 \\
 R_1 = G_1 + P_1.r_1 = G_1 + P_1.(G_0 + P_0.r_0) = G_1 + P_1.G_0 + P_1.P_0.r_0
\end{array}$$


$$R_2 = G_2 + P_2.r_2 = G_2 + P_2.(G_1 + P_1.G_0 + P_1.P_0.r_0) = G_2 + P_2.G_1 + P_2.P_1.G_0 + P_2.P_1.P_0.r_0$$

$$R_3 = G_3 + P_3.r_3 = G_3 + P_3.(G_2 + P_2.G_1 + P_2.P_1.G_0 + P_2.P_1.P_0.r_0)$$

=
$$G_3 + P_3.G_2 + P_3.P_2.G_1 + P_3.P_2.P_1.G_0 + P_3.P_2.P_1.P_0.r_0$$

M


Additionneur rapide à report anticipé de 4 bits





Additionneur 32 bits à report anticipé

Exemple addition de 2 nombres X et Y de 32 bits chacun



Le report R₀ issu des bits de poids faibles se propage à travers 17 couches d'opérateurs



Addition à report anticipé à plusieurs niveaux (1/8)

❖ L'équation du report sortant de l'additionneur 4 bits à report anticipé est la suivante :


$$R3 = G3 + G2.P3 + G1.P3.P2 + G0.P3.P2.P1 + P3.P2.P1.P0.r0$$

- * R3 dépend :
 - > D'un terme de génération : G = G3 + G2.P3 + G1.P3.P2 + G0.P3.P2.P1
 - ➤ D'un terme de propagation : P = P3.P2.P1.P0
- On peut donc écrire R3 sous la forme : R3 = G + P.r0

M

Addition à report anticipé à plusieurs niveaux (2/8)


Schéma de l'additionneur 4 bits à report anticipé modifié





Addition à report anticipé à plusieurs niveaux (3/8)

❖ On peut avec des circuits dits générateurs de report anticipé monter des additionneurs modifiés 4 bits pour améliorer la performance



On a:

- \triangleright Rm = Gm + Pm.rm
- > Rn = Gn + Pn.rn avec rn = Rm
- > Rp = Gp + Pp.rp avec rp = Rn
- > Rq = Gq + Pq.rq avec rq = Rp



Addition à report anticipé à plusieurs niveaux (4/8)

❖ On a


- Rm = Gm + Pm.rm
 Rn = Gn + Pn.rn avec rn = Rm
 Rp = Gp + Pp.rp avec rp = Rn
 Rq = Gq + Pq.rq avec rq = Rp
- ❖ En ramplaçant le report entrant de rang i+1 par les reports sortant de rang i
 - Rm = Gm + Pm.rm
 Rn = Gn + Pn.(Gm + Pm.rm) = Gn + Gm.Pn + Pm.Pn.rm
 Rp = Gp + Pp.(Gn + Gm.Pn + Pm.Pn.rm) = Gp + Gn.Pp + Gm.Pn.Pp + Pm.Pn.Pp.rm
 Rq = Gq + Pq.(Gp + Gn.Pp + Gm.Pn.Pp + Pm.Pn.Pp.rm)
 = Gq + Gp.Pq + Gn.Pp.Pq + Gm.Pn.Pp.Pq + Pm.Pn.Pp.Pq.rm
- \bullet On peut encore Rq sous la forme : Rq = \mathcal{G} + \mathcal{F} .rm

Les circuits générateurs de report anticipé permettent à partir de Gm, Pm, Gn, Pn, Gp, Pp, Gq, Pq et rm de fournir en sortie les fonctions de report anticipé Rm, Rn, Rp et Rq



Addition à report anticipé à plusieurs niveaux (5/8)


Schéma logique du générateur de report anticipé





Addition à report anticipé à plusieurs niveaux (6/8)

Deux niveaux : additionneur 32 bits à 2 niveaux de calcul de report anticipé




9 couches au lieu de 17 avec des additionneurs anticipés monté en cascade



Addition à report anticipé à plusieurs niveaux (7/8)

* trois niveaux : additionneur 32 bits à 3 niveaux de calcul de report anticipé



7 couches au lieu de 9 avec des additionneurs anticipés montés en 2 niveaux



Addition à report anticipé à plusieurs niveaux (8/8)

Tableau récapitulatif de la comparaison portant sur le report R0


	Nombres de couches d'opérateurs			
Addition de 2 nombres	8 bits	16 bits	32 bits	64 bits
additionneurs complet avec report en	16(17)	32(33)	64(65)	128(129)
additionneurs à report anticipé (1 niveau)	7	9	17	33
additionneurs à report anticipé (2 niveaux)	-	7	9	19
additionneurs à report anticipé (3 niveaux)	-	-	7	9

Les valeurs entre parenthèses représentent le cas d'un additionneur complet réalisé à partir de deux demi-additionneurs.



Etude du décodeur (1/2)

- Un décodeur est un circuit identificateur de minterms, il permet de réaliser la fonction de sélection
 - > Il possède n entrées et N sorties tel que N=2ⁿ (en général)
 - Il possède une entrée de validation ("Enable")



❖ Table de vérité d'un décodeur de 2 vers 4

E	A 1	A0	S0	S1	S2	S3	Remarque	
1	Х	Х	1	1	1	1	Inactif	
0	0	0	0	1	1	1		
0	0	1	1	0	1	1	A call	
0	1	0	1	1	0	1	Actif	
0	1	1	1	1	1	0		



Etude du décodeur (2/2)


❖ Détermination des fonctions S₀, S₁, S₂, S₃

$$S_{0} = E + A_{1} + A_{0} = \overline{E + A_{1} + A_{0}} = \overline{E}.\overline{A_{1}}.\overline{A_{0}} = (E/E)/(A_{1}/A_{1})/(A_{0}/A_{0})$$

$$S_{1} = E + A_{1} + \overline{A_{0}} = \overline{E + A_{1} + \overline{A_{0}}} = \overline{E}.\overline{A_{1}}.A_{0} = (E/E)/(A_{1}/A_{1})/A_{0}$$

$$S_{2} = E + \overline{A_{1}} + A_{0} = \overline{E + \overline{A_{1}} + A_{0}} = \overline{E}.\overline{A_{1}}.\overline{A_{0}} = (E/E)/A_{1}/(A_{0}/A_{0})$$


$$S_{3} = E + \overline{A_{1}} + \overline{A_{0}} = \overline{E + \overline{A_{1}} + \overline{A_{0}}} = \overline{E}.\overline{A_{1}}.A_{0} = (E/E)/A_{1}/A_{0}$$





Association de décodeurs (1/2)


Le signal de validation permet d'associer 2 décodeurs de 2 vers 4 pour obtenir un décodeur de 3 vers 8





Association de décodeurs (2/2)

❖ Ajout d'un signal de validation global




En procédant de façon récursive il est possible d'obtenir un décodeur de taille quelconque!!!



Etude du multiplexeur (1/2)

- Un multiplexeur réalise la fonction d'aiguillage il est muni de :
 - ➤ N entrées (voies) d'informations et n entrées (lignes) de contrôle, tel que N = 2ⁿ
 - Une sortie (voie) d'information
 - Les lignes de contrôles permettent d'indiquer le numéro de l'entrée (voie) à aiguiller vers la sortie
 - > Exemple : Multiplexeur de 4 vers 1




A ₁	A_0	S
0	0	Eo
0	1	E ₁
1	0	E ₂
1	1	E ₃

$$S = \overline{A_1}.\overline{A_0}.E_0 + \overline{A_1}.A_0.E_1 + A_1.\overline{A_0}.E_2 + A_1.A_0.E_3$$



Etude du multiplexeur (2/2)


Schéma du multiplexeur de 4 vers 1





Association de multiplexeurs

❖ Réalisation d'un multiplexeur de 8 vers 1 à partir de 3 multiplexeurs de 4 vers 1





FIN