Traitement Numérique de l'Information



L1 Science du Numérique et Sciences Appliquées - Semestre 2

Contrôle Terminal - 15 Mai 2018

Durée: 2h

Aucun document autorisé (sauf feuille A4 recto/verso manuscrite) Calculatrice et téléphone non autorisés

Tout résultat non justifié par les calculs intermédiaires ne sera pas validé

N° Étudiant :	Nom:	Prénom :
---------------	------	----------

1. Problème (Durée conseillée 40 min) 8 pts

Nous souhaitons étudier la commande d'un store pouvant être piloté au travers de deux modes de fonctionnement (manuel ou automatique). Le store est équipé :

- de deux capteurs E et V permettant de mesurer respectivement l'ensoleillement et le vent,
- d'un interrupteur I permettant de choisir entre le mode automatique et le mode manuel,
- d'un bouton à bascule *B* permettant de demander la montée ou la descente du store manuellement,
- et d'un bloc moteur à deux commandes M et D pour la montée ou la descente du store respectivement.

Le capteur E est à 1 lorsque la luminosité est importante, à 0 sinon. De même, le capteur V est à 1 lorsque le vent est violent, à 0 sinon. L'interrupteur I est à 1 en mode automatique, à 0 en mode manuel. Le bouton à bascule E est à 1 lorsque la montée est sélectionnée, à 0 lorsque la descente est sélectionnée. Enfin, les commandes de montée E et de descente E du bloc moteur doivent être mises à 1 pour être activées ; elles sont inactives lorsqu'elles sont à 0. Le bloc moteur est équipé de détecteurs de fin de course : il s'arrête automatiquement lorsque le store est complètement ouvert ou complètement fermé, quel que soit l'état des commandes E et E respectivement.

En mode automatique, le pilotage de la commande du store se fait par le capteur d'ensoleillement *E*. Lorsque la luminosité est importante le store descend automatiquement ; lorsque la luminosité est faible le store remonte automatiquement.

Indépendamment de l'état de *E*, *I* et *B*, la remontée du store est enclenchée automatiquement en cas de vent violent.

1. Identifier les entrées et sorties du système. 0,5 pt

Entrées : B, E, I, V :

Sorties: M, D

2. Établir la table de vérité en classant les entrées par ordre alphabétique. 4 pts 0,25 pt par ligne

В	Ε	1	V	D	M
0	0	0	0	1	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1

0	1	1	0	1	0
0	1	1	1	0	1
1	0	0	0	0	1
1	0	0	1	0	1
1	0	1	0	0	1
1	0	1	1	0	1
1	1	0	0	0	1
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	0	1

Pour les question 3, 4 et 5 compter la moitié des points si résultats justes à partir d'une table de vérité fausse

3. Donner la relation qui relie les sorties entre elles. 0,5 pt

$$M = \overline{D}$$

4. Extraire à l'aide de tableaux de Karnaugh, l'expression simplifiée des sorties logiques.

2 pts : 1 point pour M et 1 point pour D (0,25 pour la table, 0,5 pour les regroupements et 0,25 pour l'équation) Si M donné à partir de D sans passé par Karnaugh mettre 1 point également

Tableau pour D

IV	00	01	11	10
BE				
00	1	0	0	0
01	1	0	0	1
11	0	0	0	1
10	0	0	0	0

$$D = \bar{B}.\bar{I}.\bar{V} + E.I.\bar{V}$$

$$M = \overline{D} = \overline{\overline{B}.\overline{I}.\overline{V} + E.I.\overline{V}} = (B + I + V).(\overline{E} + \overline{I} + V)$$


Tableau pour M

IV	00	01	11	10
BE				
00	0	1	1	1
01	0	1	1	0
11	1	1	1	0
10	1	1	1	1

$$M = V + B.\overline{E} + B.\overline{I} + \overline{E}.I$$

ou $M = V + B.\overline{I} + \overline{E}.I$

5. Tracer le logigramme des sorties avec des portes à 2 entrées. 1 pt : enlever 0,25 pt si l'équation de M n'est pas donnée à partir de D, enlever 0,25 pt si les compléments sont fait avec des inverseurs à la place des NAND



2. Exercices indépendants (Durée conseillée 1h20) (13 pts)

2.1. Conversions 3 pts (0,25 par réponse juste)

si les résultats ne sont pas justifiés par des calculs mettre 0

Effectuer les changements de base pour les nombres fractionnaires donnés, en conservant la précision de départ. Compléter les tableaux directement sur le sujet et détailler l'ensemble des calculs sur votre copie.

Octal	Hexadécimal	Décimal	Binaire
131,514	59,A6	89,65	0101 1001,1010 011
726,423	1D6,898	470,537	111 010 110,100 010 011

1. <u>Décimal</u> → Hexadécimal

Conversion de la partie entière :

$$(89)_{10} = (59)_{16}$$

par division successive par 16.

Conversion de la partie fractionnaire :

$$\frac{1}{16^2} < \frac{1}{10^2} < \frac{1}{16^1}$$

2 chiffres après la virgule en base 10 correspond à 2 chiffres après la virgule en base 16.

$$0,65 \times 16 = 10,4$$

$$0.4 \times 16 = 6.4$$

$$(0,65)_{10} = (0,A6)_{16}$$

Donc:
$$(89,65)_{10} = (59,A6)_{16}$$

Décimal → Binaire

Conversion de la partie entière :

$$(89)_{10} = (59)_{16} = (0101\ 1001)_2$$

2⁴=16 donc on fait des groupements de 4 bits.

Conversion de la partie fractionnaire :

$$\frac{1}{2^7} < \frac{1}{10^2} < \frac{1}{2^6}$$

2 chiffres après la virgule en base 10 correspond à 7 chiffres

après la virgule en base 2.

$$(0,65)_{10} = (0,A6)_{16} = (0,1010\ 011)_2$$

 $(0,65)_{10} = (0,A6)_{16} = (0,1010\ 011)_2$ 2⁴=16 donc on fait des groupements de 4 bits.

Donc: $(89,65)_{10} = (0101\ 1001,1010\ 011)_2$

Décimal → Octal

Conversion de la partie entière :

 $(89)_{10} = (01\ 011\ 001)_2 = (131)_8$

2³=8 donc on fait des groupements de 3 bits.

Conversion de la partie fractionnaire :

$$\frac{1}{8^3} < \frac{1}{10^2} < \frac{1}{8^2}$$

2 chiffres après la virgule en base 10 correspond à 3 chiffres

après la virgule en base 8.

$$0,65 \times 8 = 5,2$$

$$0.2 \times 8 = 1.6$$

$$0.6 \times 8 = 4.8$$

$$(0,65)_{10} = (0,514)_8$$

$$Donc: (89,65)_{10} = (131,514)_{8}$$

2. Octal → Binaire

Conversion de la partie entière :

 $(726)_8 = (111\ 010\ 110)_2$

 2^3 =8 donc on fait des groupements de 3 bits.

Conversion de la partie fractionnaire :

$$\frac{1}{2^9} < \frac{1}{8^3} < \frac{1}{2^8}$$

3 chiffres après la virgule en base 8 correspond à 9 chiffres

après la virgule en base 2.

$$(0,423)_8 = (0,100\ 010\ 011)_2$$

 2^3 =8 donc on fait des groupements de 3 bits.

 $Donc: (726,423)_8 = (111\ 010\ 110,100\ 010\ 011)_2$

Octal → Hexadécimal

Conversion de la partie entière :

 $(726)_8 = (0001\ 1101\ 0110)_2 = (1D6)_{16}\ 2^4 = 16$ donc on fait des groupements de 4 bits.

Conversion de la partie fractionnaire :

$$\frac{1}{16^3} < \frac{1}{8^3} < \frac{1}{16^2}$$

3 chiffres après la virgule en base 8 correspond à 3 chiffres

après la virgule en base 16.

$$(0,423)_8 = (0,4230)_8 = (0,100\ 010\ 011\ 000)_2 = (0,1000\ 1001\ 1000)_2 = (0,898)_{16}$$

Donc: $(726,423)_8 = (1D6,898)_{16}$

Octal → Décimal

Conversion de la partie entière :

$$(726)_8 = (7x8^2) + (2x8) + 6 = (470)_{10}$$

Conversion de la partie fractionnaire :

$$\frac{1}{10^3} < \frac{1}{8^3} < \frac{1}{10^2}$$

3 chiffres après la virgule en base 8 correspond à 3 chiffres

après la virgule en base 10.

$$(0,423)_8 = (4x8^{-1}) + (2x8^{-2}) + (3x8^{-3}) = (0,537)_{10}$$

Donc:
$$(726,423)_8 = (470,537)_{10}$$

	Codage en « Valeur absolue et signe »	Codage en « Complément à 2 »
Valeur décimale ↓		
8229	2025	2025
471	01D7	01D7
-306	8132	FECE

[1] Conversion CA2 base 16 → décimal

 $(2025)_{16} = (0010\ 0000\ 0010\ 0101)_2 \rightarrow Nombre > 0$

Le codage représente la valeur absolue

$$(2025)_{16} = 2 * 16^3 + 2 * 16^1 + 5 * 16^0 = 2 * 4096 + 2 * 16 + 5 = (8229)_{10}$$

Conversion CA2 base 16 → VAS

Nombre > 0 → même codage en VAS

[2] Conversion décimal → VAS

Nombre > 0 \rightarrow (471)₁₀ = (0000 0001 1101 0111)₂ = 01D7 (Valeur quasi identique à celle de la 2nd ligne du 1^{er} tableau)

Conversion décimal → CA2

Nombre > 0 → Même codage en CA2 qu'en VAS

[3] Conversion VAS base 16 → décimal

 $(8132)_{16} = (1000\ 0001\ 0011\ 0010)_2 \rightarrow Nombre < 0$

Valeur absolue = $(0132)_{16}$ = $(1 * 16^2 + 3 * 16 + 2)_{10}$ = $(256 + 48 + 2)_{10}$ = $(306)_{10}$ \rightarrow $(-306)_{10}$ \rightarrow $(-306)_{10}$

Nombre < 0 → Prendre le complément à 1 de la VAS et ajouter 1

$$\rightarrow$$
 (1111 1110 1100 1101)₂ + 1 = (1111 1110 1100 1110)₂ = (FECE)₁₆

On rappelle que $log(10)/log(2) \approx 3,32$; $log(10)/log(8) \approx 1,11$; $log(10)/log(16) \approx 0,83$

Les puissances de 2, de 16 et de 8 sont les suivantes :

2 ⁸	27	2 ⁶	2 ⁵	24		2 -3	2-4	2 ⁻⁵
256	128	64	32	16		0,125	0,0625	0,03125
2 -6	2 -7	2-8	2 -9	2 ⁻¹⁰		2	-11	
0,015625	0,0078125	0,00390625	0,001953125	0,000976	562	0,0004	188281	

16 ⁵	16 ⁴	16 ³	16 ²	16 ⁻¹	16 ⁻²	16 ⁻³	16 ⁻⁴
1048576	65536	4096	256	0,0625	0,00390625	0,000244141	0,000015259
8 ⁵	8 ⁴	8 ³	8 ²	8 ⁻¹	8 ⁻²	8 ⁻³	8 ⁻⁴

2.2. Addition 1 pt si faux 0

Effectuer l'addition sur 16 bits de (7E8F)₁₆ et (821F)₁₆.

L'addition sur 16 bits de (7E8F)₁₆ et (821F)₁₆.vaut (00AE)₁₆.

2.3. Algèbre de Boole et tableaux de Karnaugh (4 pts)

1. Soit la fonction f_1 suivante : 1 pt

$$f_1(a,b,c,d) = \overline{(a+b+c+d)} + \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot d + \overline{a} \cdot b \cdot \overline{c} \cdot d + a \cdot \overline{b} \cdot \overline{c} + \overline{(\overline{a}+b+\overline{c}+\overline{d})} + a \cdot \overline{b} \cdot c \cdot \overline{d}$$

a. Donner la première forme canonique de f_1 .

$$f_{1}(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot d + \overline{a} \cdot b \cdot \overline{c} \cdot d + \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot (d + \overline{d}) + a \cdot \overline{b} \cdot c \cdot d + a \cdot \overline{b} \cdot c \cdot \overline{d}$$

$$= \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + \overline{a} \cdot \overline{b} \cdot \overline{c} \cdot d + \overline{a} \cdot b \cdot \overline{c} \cdot d + a \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + a \cdot \overline{b} \cdot \overline{c} \cdot \overline{d} + a \cdot \overline{b} \cdot c \cdot \overline{d}$$

$$f_{1}(a,b,c,d) = \sum_{i} m(0,1,5,8,9,10,11)$$

b. Donner la table de Karnaugh de f_1 et en déduire les expressions simplifiées conjonctive (produit de somme) et disjonctive (somme de produit).

0,5 pt pour le tableau + 0,5 pt pour les regroupements + 0, 5 pt pour forme conjonctive +0,5 pt pour forme disjonctive (somme de produit), si tableau faux compter 0 pour toute la question car même si ils trouvent pas la question précédente il peuvent faire à partir de la fonction donnée

cd	00	01	11	10
ab				
00	1	1	0	0
01	0	1	0	0
11	0	0	0	0
10	1	1	1	1

$$f_1(a,b,c,d) = (\bar{a} + \bar{b}) \cdot (\bar{b} + d) \cdot (a + \bar{c})$$

$$f_1(a, b, c, d) = a \cdot \overline{b} + \overline{a} \cdot \overline{c} \cdot d + \overline{b} \cdot \overline{c}$$

- 2. Soit la fonction suivante : $f_2(r, s, t, u) = \bar{r} \cdot t + s \cdot t \cdot \bar{u}$
 - a. Donner une expression de f_2 n'utilisant que des opérateurs NOR 1 pt


$$f_2(r,s,t,u) = \overline{\overline{r} \cdot t + s \cdot t \cdot \overline{u}} = \overline{\overline{r} \cdot \overline{t} \cdot \overline{s} \cdot t \cdot \overline{u}} = \overline{(r+\overline{t})} + \overline{(\overline{s}+\overline{t}+u)} = \overline{(\overline{r}+\overline{t})} + \overline{(\overline{s}+\overline{t}+u)}$$

2.4. Chronogramme 2 pts

On considère la fonction S décrite par la table de vérité suivante :

Α	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
В	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
С	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
D	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
S	0	0	0	0	0	1	0	1	0	1	0	1	0	1	0	1

1. À partir de la table de vérité, dessiner le chronogramme de S. 1 pt uniquement si toutes les entrées et sorties sinon 0



- 2. En déduire la première forme canonique de S et montrer que l'équation simplifiée est donnée par: S = B.D + A.D
- 0,5 pt pour $1^{\text{ère}}$ forme canonique +0,5 pt pour équation simplifié (0,25 pt pour la table avec regroupement + 0,25 équation)

Première forme canonique:

$$S = \overline{A}.B.\overline{C}.D + \overline{A}.B.C.D + A.\overline{B}.\overline{C}.D + A.\overline{B}.C.D + A.B.\overline{C}.D + A.B.C.D$$

CD	00	01	11	10
A B				
00	0	0	0	0
01	0	1	1	0
11	0	1	1	0
10	0	1	1	0

$$S = B.D + A.D$$

2.5. Électronique numérique (3 pts)

Pour réaliser la fonction C décrite par la Fig. 1, on dispose de portes ET 74ALS08 dont les caractéristiques électriques sont données ci-dessous (extraits de la datasheet) :




Fig. 1: Logigramme de C

Quad 2-input AND gate

74ALS08

ABSOLUTE MAXIMUM RATINGS

(Operation beyond the limit set forth in this table may impair the useful life of the device. Unless otherwise noted these limits are over the operating free-air temperature range.)

SYMBOL	PARAMETER	RATING	UNIT
V _{CC}	Supply voltage	-0.5 to +7.0	V
V _{IN}	Input voltage	-0.5 to +7.0	V
I _{IN}	Input current	-30 to +5	mA
Vout	Voltage applied to output in High output state	–0.5 to V _{CC}	V
lout	Current applied to output in Low output state	16	mA
T _{amb}	Operating free-air temperature range	0 to +70	°C
T _{stg}	Storage temperature range	-65 to +150	°C

RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER		UNIT		
	PARAMETER	MIN	NOM	MAX	ONII
Vcc	Supply voltage	4.5	5.0	5.5	V
VIH	High-level input voltage	2.0			V
V _{IL}	Low-level input voltage			0.8	V
I _{lk}	Input clamp current			-18	mA
Іон	High-level output current			-0.4	mA
loL	Low-level output current			8	mA
T _{amb}	Operating free-air temperature range	0		+70	°C

DC ELECTRICAL CHARACTERISTICS

(Over recommended operating free-air temperature range unless otherwise noted.)

evanou	PARAMETER		TEST CONDITION:	LIMITS				
SYMBOL			TEST CONDITIONS	MIN	TYP2	MAX	UNIT	
Voн	High-level output voltage		V _{CC} ±10%, V _{IL} = MAX, V _{IH} = MIN	V _{CC} -2			٧	
V _{OL}	Low-level output voltage		V _{CC} = MIN, V _{IL} = MAX,	I _{OL} = 4mA		0.25	0.40	٧
			V _{IH} = MIN	I _{OL} = 8mA		0.35	0.50	٧
V _{IK}	Input clamp voltage		V_{CC} = MIN, I_I = I_{IK}		-0.73	-1.5	٧	
I _I	Input current at maximum input v	/oltage	V_{CC} = MAX, V_I = 7.0 V			0.1	mA	
I _{IH}	High-level input current		V_{CC} = MAX, V_I = 2.7V			20	μА	
I _{IL}	Low-level input current		V_{CC} = MAX, V_I = 0.5 V			-0.1	mA	
l ₀	Output current ³		V_{CC} = MAX, V_{O} = 2.25 V	-30		-112	mA	
1	Supply current (total)	Іссн	V MAY	V _I = 4.5V		1.3	2.4	mA
lcc		Iccl	V _{CC} = MAX	V _I = 0V		2.2	4.0	mA

1. À partir des données du constructeur, compléter le tableau suivant :

1 pt: 0,125 par valeur correcte

	V_{cc}	${ m V}_{_{ m OHmin}}$	$V_{_{\text{OL Max}}}$	V _{IH}	$V_{_{\scriptscriptstyle \rm IL}}$	$I_{\text{\tiny OH}}$	I_{ol}	$I_{\text{\tiny IH}}$	$I_{_{\rm I\!L}}$
74ALS00 (NAND)	5V	V _{cc} -2V	0,5V	2V	0,8V	-0,4mA	8mA	20μΑ	-0,1mA
74ALS08 (AND)	5V	V2V	0,5V	2V	0,8V	-0,4mA	8mA	20μΑ	-0,1mA

2. Donner les plages de tensions correspondant aux niveaux "0" et "1" pour les entrées et sorties d'une porte 74ALS00 alimentée sous 5 V. 1 pt : 0,25 pt par plage

"0" =>
$$0V \le V_1 \le 0.8V$$
 $0V \le V_0 \le 0.5V$
"1" => $2V \le V_1 \le 5V$ $3V \le V_0 \le 5V$

3. Peut-on réaliser le câblage de la Fig. 1 avec des portes 74ALS00 et 74ALS08 alimentée en 5V ? Justifier votre réponse. 1 pt si toutes les conditions sont données sinon 0

Oui si les conditions de compatibilité des portes sont respectées

$$\begin{split} V_{_{OLNAND}} &\geq V_{_{IHAND}} => 3 \text{V} \geq 2 \text{V} ? \text{ OK} \\ \\ V_{_{OLNAND}} &\leq V_{_{ILAND}} => 0.5 \text{V} \leq 0.8 \text{V} ? \text{ OK} \\ \\ |I_{_{OHNAND}}| &\geq |I_{_{IHAND}}| => 0.4 \text{mA} \geq 20 \mu\text{A} ? \text{ OK} \\ \\ |I_{_{OLNAND}}| &\geq |I_{_{ILAND}}| => 8 \text{mA} \geq 0.1 \text{mA} ? \text{ OK} \end{split}$$