

① MIMD (Multiple Instruction Multiple Data)

Das otras líneas de pipeline ejecutandose en paralelo es super escalar

② $sll\ rd, rt, shamt$ 0 r_s r_t r_d $shamt$ 0
6 5 5 5 5 6

$sll\ \$19\ \$20\ 0x4$

000000 00000 10100 10011 00100 000000

8

A

4C

0

$R = 0A4C0$ si se toma 8 bits

$R = 00149900$ si se toma 4 bits

sll ignora el campo r_s

③ Big endian: El byte más significativo (de los datos) se coloca en el byte con la dirección más baja. El resto de los datos se coloca en orden en los proximos bytes. Ejemplo (0, 1, 2, 3)

↓

Ins word 0

PC	B	next ins
00000	Byte 0	
00001	Byte 1	

instrucciones

55

51 se forma 4 bits

↓

B_0, B_1, B_2, B_3



$$\text{INSTO} \leftarrow (\text{BYTE0}) \& (\text{BYTE1}) \& (\text{Byte2}) \& (\text{Byte3})$$

instruccao
1

instruccao
n

Para leer la siguiente instrucción el contador del programa se incrementa en 4

Por cada valor del PC el modulo debera contar con un incremento para leer cuatro localidades de memoria

$\phi(\$04)$

⑤

lw \$a0 r(\$02)


lw rt, address 0x23 15 16
6 5 5

100011 00100 00100 0000000000000000
8C 84 20 00 00 00

R = 8C 84 00 00 tomados 8 bits
8C 8

④

Configuration | Generate Log



Bus Ordering Style:

Big Endian [MSB:LSB]

Configuration | Advanced

Specify the size of the RAM_DQ

Address Depth 128 (2-65536) Data Width 16 (1-256)

- ☐ Provide Byte Enables Byte Size 9
- ☒ Enable Output Register ☐ Enable Output ClockEn

Optimization ☐ Area ☒ Speed

Reset Mode

Assertion

☐ Async ☒ Sync

Release

☐ Async ☒ Sync

Initialization

- ☐ Initialize to all 0's
- ☐ Initialize to all 1's

☒ Memory File

Memory File Format: ☒ Binary ☐ Hex ☐ Addressed Hex

☒ Allow update of initialization file stored in UFM

☐ Enable ECC (not supported for Data Width > 64)

Pipeline Stages for Q and ERROR Outputs 0

Generate

Close

Help