

# PPAU VLSI - Laboratorium 2 - Wyniki i odpowiedzi

## 1. Rozrzuty w zintegrowanych układach logicznych

### 1.2/1.8

| W/L<br>[ $\mu\text{m}/\mu\text{m}$ ] | 0.42/0.15               |          | 5/3.5                   |           | 3.5/5                   |          |
|--------------------------------------|-------------------------|----------|-------------------------|-----------|-------------------------|----------|
|                                      | I_DAC [ $\mu\text{A}$ ] |          | I_DAC [ $\mu\text{A}$ ] |           | I_DAC [ $\mu\text{A}$ ] |          |
|                                      | 0.1                     | 10       | 0.1                     | 10        | 0.1                     | 10       |
| VGS [V]                              | 0.603796                | 1.04027  | 1.00082                 | 1.48152   | 1.03572                 | 1.68497  |
| VTH [V]                              | 0.697865                | 0.688411 | 1.04294                 | 1.04317   | 1.03623                 | 1.03657  |
| PRACA W OBSZARZE PODPROGOWYM?        | TAK ▼                   | NIE ▼    | TAK ▼                   | NIE ▼     | TAK ▼                   | NIE ▼    |
| $\sigma$ [ $\mu\text{A}$ ]           | 0.036183                | 0.823332 | 0.00240312              | 0.0716895 | 0.00256819              | 0.043852 |
| AVG [ $\mu\text{A}$ ]                | 0.108069                | 10.1957  | 0.100225                | 9.9968    | 0.0999304               | 9.99655  |
| $\sigma/\text{AVG}$ [%]              | 33.4814                 | 8.22865  | 2.39772                 | 0.717125  | 2.56998                 | 0.438671 |

Tabela 1.2/1.8

### 1.9

#### Odpowiedź:

- a) Dla tych samych wymiarów, ale różnych prądów, zmienia się punkt pracy tranzystora - dla napięcia blisko pod progiem nawet małe zmiany w  $V_{th}$  powodują duże rozrzuty prądu, przez co  $\sigma/I_d$  jest zdecydowanie większa od tej w gdy PMOS jest w saturacji.
- b) Dla takiego samego obszaru lepiej, aby tranzystor był dłuższy, niż szerszy, ponieważ zmniejszamy wpływ krótkiego kanału, zwiększamy  $r_o$ , zmniejszamy wpływy efektów brzegowych, zmniejszamy  $Betę$  ( $= u_{Cox}(W/L)$ ).
- c) PMOS o minimalnych wymiarach - pokazuje wpływ rozrzutu  $V_{th}$  na rozrzuty prądu  $I_d$ .  
Dwa PMOSy o wymiarach 3.5/5 i 5/3.5 (taki sam obszar  $W \cdot L$ ) - dla PMOSa 2/5 mamy rozrzuty mniejsze niż dla 5/3.5, widoczny tu jest wpływ  $Bety$  na rozrzuty  $I_d$ .

### 1.10/1.11

| W/L [ $\mu\text{m}/\mu\text{m}$ ] | $\sigma/\text{AVG}$ [%]<br>Mismatch | $\sigma/\text{AVG}$ [%]<br>Process i<br>Mismatch |
|-----------------------------------|-------------------------------------|--------------------------------------------------|
| MO                                | 0.468189                            | 0.524785                                         |
| MREF                              | 0.448508                            | 0.565694                                         |
| MO i MREF                         | 0.676549                            | 0.724133                                         |

Tabela 1.10/1.11

#### Odpowiedź 1.10:

Ze względu na schemat układu spodziewamy się podobnego wpływu mismatchu na prąd dla pojedynczych tranzystorów (Przypadek M0 lub M\_REF) co potwierdzają wyniki. Przy wpływie mismatchu obu tranzystorów jednocześnie spodziewamy się większego rozrzutu prądu, który rośnie z pierwiastkiem źródeł rozrzutów (tutaj:  $\sqrt{2}$ ), do rozrzutu przyczynia się M0 i M\_REF).

#### Odpowiedź 1.11:

Możemy zauważyć że różnice między mismatch + process, a samym mismatchem są niewielkie, dają praktycznie te same rezultaty. Wynika to z tego jak wprowadzane są te zmiany - mismatch wpływa na każdy tranzystor osobno, a process powoduje, że jeden z parametrów jest modyfikowany na podstawie procesu technologicznego i wpływa od jednakowo na każdy z tranzystorów. Przez to głównymi zauważalnymi rozrzutami są te wynikające z mismatchu.

## 2. Schemat 5-bitowego DAC-a

---

### 2.2

#### Odpowiedź:

Tak jest istotne - to czy mamy więcej czy mniej kluczy wpływa na rezystancję kluczy i napięcie na drenach PMOSów działających jako źródła prądowe, przez co prąd jest zależny od ilości kluczy (zmiany  $V_{ds}$  dla źródeł prądowych).

### 2.3



| dac_bit [n] | v0 [V] |
|-------------|--------|
| 0           | 0      |
| 1           | 1.8    |
| 2           | 0      |
| 3           | 1.8    |
| 4           | 0      |
| 5           | 1.8    |

Tabela 2.3

### 2.4

$RES\_DAC[k\Omega] = 11.37$

$I\_DAC[\mu A] = 306.99$

Wykres  $I_{DAC}$  vs dac\_bit przed zmianami.Wykres  $I_{DAC}$  vs dac\_bit po zmianach.

## 2.5

| dac_bit [n] | $\sigma$ [ $\mu$ A] | $\sigma$ /AVG [%] |
|-------------|---------------------|-------------------|
| <b>1</b>    | 0.0431314           | 0.435288          |
| <b>2</b>    | 0.0607149           | 0.306502          |
| <b>4</b>    | 0.0873551           | 0.220503          |
| <b>8</b>    | 0.123896            | 0.15639           |
| <b>16</b>   | 0.181487            | 0.114538          |
| <b>31</b>   | 0.262648            | 0.0855596         |

Tabela 2.5

**Odpowiedź:**

Sigma\_Id rośnie z liczbą załączonych tranzystorów, a sigma\_Id/Id\_AVG maleje, czyli rozrzut prądu rośnie, ale względny rozrzut maleje - jest to zależność:  $\sigma_{Id}/\sqrt{N}$ , gdzie N to liczba załączonych tranzystorów. Jest to zależność wynikająca z sumy źródeł mismatchu (Id\_AVG rośnie jednostkowo N krotnie (Id dla dac\_bit = 1 jest mnożone o N, czyli efektywnie o dac\_bit), a suma rozrzutów jest liczona w kwadracie)

**2.6**

I\_DAC(dac\_bit=31):

MIN[uA] = 306.179 MAX[uA] = 307.734 AVG[uA] = 306.972

**2.10**

I\_DAC(dac\_bit=31):

MIN[uA] = 276.24(sf) MAX[uA] = 336.884(fs) AVG[uA] = 306,631

**Odpowiedź:**

Wyniki analizy cornerowej są zdecydowanie mniej korzystne - pokazują większy rozrzut prądu i bardziej ekstremalne przypadki, które mogą prowadzić do przekroczenia dopuszczalnych błędów DAC-a, ale te uzyskane z analizy Monte Carlo są bardziej prawdopodobne i przewidywane. Analiza cornerowa pozwala nam zobaczyć najgorsze przypadki, które jednak i tak mogą się zdarzyć i należy brać je pod uwagę przy analizie pracy układu.

**3. Layout 5-bitowego DAC-a****3.7****Odpowiedź:**

Matrycę kluczy elektronicznych można stworzyć podobnie tworząc komórkę podstawową - wspólnym połączeniem dla tej matrycy będzie połączenie **drenów** (wyjście I\_DAC).

**3.12**

|    |    |    |    |    |    |    |    |    |
|----|----|----|----|----|----|----|----|----|
| MD | MD | MD | MD | MD | MD | MD | MD | MD |
| MD | MD | M4 | M3 | M2 | M3 | M4 | MD | MD |
| MD | M4 | M4 | M3 | M1 | M3 | M4 | M4 | MD |
| MD | M4 | M4 | M2 | M0 | M2 | M4 | M4 | MD |
| MD | M4 | M4 | M3 | M1 | M3 | M4 | M4 | MD |
| MD | MD | M4 | M3 | M2 | M3 | M4 | MD | MD |
| MD | MD | MD | MD | MD | MD | MD | MD | MD |

Geometria tranzystorów w matrycy (Common Centroid).

**3.14**

| <b>dac_bit [n]</b> | <b>I_DAC [<math>\mu</math>A]<br/>Layout</b> | <b>I_DAC [<math>\mu</math>A]<br/>Schemat</b> |
|--------------------|---------------------------------------------|----------------------------------------------|
| <b>1</b>           | 11.4919                                     | 9.90443                                      |
| <b>16</b>          | 184.157                                     | 158.455                                      |
| <b>31</b>          | 358.978                                     | 306.99                                       |

Tabela 3.14

| <b>dac_bit [n]</b> | <b><math>\sigma</math> [<math>\mu</math>A]</b> | <b><math>\sigma</math>/AVG [%]</b> |
|--------------------|------------------------------------------------|------------------------------------|
| <b>1</b>           | 0.0431314                                      | 0.435288                           |
| <b>2</b>           | 0.0607149                                      | 0.306502                           |
| <b>4</b>           | 0.0873551                                      | 0.220503                           |
| <b>8</b>           | 0.123896                                       | 0.15639                            |
| <b>16</b>          | 0.181487                                       | 0.114538                           |
| <b>31</b>          | 0.262648                                       | 0.0855596                          |

Wykres I\_DAC vs dac\_bit po ekstrakcji.

**Odpowiedź:**

xxx

**3.15**

**Odpowiedź:** -