

Báo cáo triển khai điều chế đồng bộ SOPWM

Trên vi điều khiển TI TMS320F280049C

VietNH | Dự án epwm_svm

June 28, 2026

Abstract

Báo cáo trình bày quy trình triển khai phương pháp *Selective Optimal Pulse Width Modulation* (SOPWM) — một dạng điều chế xung đồng bộ (synchronous PWM) — trên DSP C2000 TMS320F280049C. Ba thách thức kỹ thuật trung tâm được phân tích và giải quyết: (i) giới hạn phần cứng ePWM chỉ có hai thanh ghi so sánh CMPA/CMPB trong khi cần tới $4M$ sự kiện chuyển mạch ($M = 3 \dots 7$, tức 12–28 điểm) trên mỗi chu kỳ cơ bản; (ii) yêu cầu bắt buộc sử dụng DMA để cập nhật góc so sánh mỗi chu kỳ sóng mang với độ chính xác thời gian cao; (iii) phân bố bộ nhớ FLASH/RAM do khối lượng lớn bảng tra cứu góc (LUT) và bảng lịch runtime. Các công thức toán học, kiến trúc phần mềm và tham số triển khai thực tế được mô tả đầy đủ.

Contents

1	Giới thiệu	3
1.1	Bối cảnh: điều chế đồng bộ và SOPWM	3
1.2	Nền tảng phần cứng	3
2	Vấn đề 1: Giới hạn phần cứng — hai CMP nhưng cần $4M$ sự kiện	3
2.1	Phát biểu bài toán	3
2.2	Nguyên lý giải pháp: bảng lịch theo chu kỳ mang	4
2.3	Mở rộng quarter-wave từ LUT	4
2.4	Đối xứng nửa chu kỳ và ba pha	4
3	Vấn đề 2: Phân bố bộ nhớ FLASH/RAM cho LUT góc	5
3.1	Quy mô dữ liệu LUT	5
3.2	Chiến lược phân vùng bộ nhớ	5
3.3	Đánh giá trade-off	6
4	Vấn đề 3: Tính cần thiết của DMA trong cập nhật góc	7
4.1	Tại sao CPU không đủ	7
4.2	Cấu hình DMA trong dự án	7
4.3	Đồng bộ DMA – ISR – vòng lặp chính	7
4.4	Chỉ số điều chế và cập nhật góc	8

5 Công thức tổng hợp và ví dụ số	8
5.1 Ví dụ: $N = 7, m = 0,50$	8
5.2 Điều kiện tính đúng của SOPWM đồng bộ	8
6 Kết luận	9
A Tham chiếu mã nguồn	9

1 Giới thiệu

1.1 Bối cảnh: điều chế đồng bộ và SOPWM

Trong điều khiển biến tần ba pha, **điều chế đồng bộ** (synchronous PWM) là phương pháp trong đó số xung trong một chu kỳ sóng cơ bản $T_1 = 1/f_1$ được cố định (hoặc chọn theo quy tắc rõ ràng), và các instant chuyển mạch được xác định *đồng bộ* với pha điện của điện áp tham chiếu. Khác với SVPWM hay carrier-based PWM bất đồng bộ, SOPWM tối ưu hóa trực tiếp các góc chuyển mạch α_k sao cho:

- loại bỏ các harmonic thấp tại bội số $N \pm 1$ của số xung N ;
- giữ biên độ điện áp cơ bản theo chỉ số điều chế m .

Với số xung lẻ $N \in \{7, 9, 11, 13, 15\}$, bài toán tối ưu chỉ cần giải trên **phần tư chu kỳ** (0° – 90°) nhờ đối xứng lẻ:

$$v(\theta) = -v(\theta + 180^\circ), \quad v(\theta) = v(-\theta). \quad (1)$$

Do đó chỉ cần lưu $M = \lfloor N/2 \rfloor$ góc cơ sở trên phần tư chu kỳ, với

$$M = \frac{N - 1}{2}. \quad (2)$$

1.2 Nền tảng phần cứng

Vi điều khiển **TMS320F280049C** (họ F28004x) cung cấp:

- CPU C28x 100 MHz, bộ nhớ FLASH on-chip, RAM LS/GS;
- nhiều module ePWM độc lập, mỗi module có **hai** thanh ghi so sánh CMPA và CMPB;
- bộ điều khiển DMA 6 kênh, có thể kích hoạt bởi sự kiện ePWM SOC.

Trong dự án `epwm_svm`, ba pha được phát trên ePWM6 (pha A), ePWM5 (pha B), ePWM3 (pha C); ePWM1 đóng vai trò *master timer* phát ngắt và tín hiệu SOC-A cho DMA. Tham số sóng mang:

$$f_{\text{carr}} = 50 \text{ kHz}, \quad \text{TBPRD} = 2000 \text{ counts}, \quad (3)$$

$$f_1 = \frac{f_{\text{carr}}}{N_{\text{carr}}} = \frac{50 \text{ kHz}}{100} = 500 \text{ Hz}, \quad \Delta\theta_{\text{slot}} = \frac{360^\circ}{N_{\text{carr}}} = 3,6^\circ. \quad (4)$$

2 Vấn đề 1: Giới hạn phần cứng — hai CMP nhưng cần $4M$ sự kiện

2.1 Phát biểu bài toán

Mỗi module ePWM chỉ có **hai** ngưỡng so sánh (CMPA, CMPB) cho mỗi chu kỳ sóng mang. Tuy nhiên, sau khi mở rộng đối xứng từ M góc cơ sở, mỗi pha cần tới

$$N_{\text{sw}} = 4M = 2(N - 1) \quad (5)$$

điểm chuyển mạch trong một chu kỳ cơ bản 360° . Bảng 1 liệt kê quy mô sự kiện.

Nếu gán trực tiếp mỗi sự kiện vào CMPA/CMPB trong ISR, CPU phải tính toán và ghi 12–28 cặp giá trị *mỗi chu kỳ cơ bản*, đồng thời vẫn không thể phát quá **hai** chuyển mạch trên **một** chu kỳ sóng mang — trong khi nhiều chu kỳ mang liên tiếp có thể chứa 0, 1 hoặc 2 sự kiện.

Table 1: Số góc cơ sở M và số sự kiện chuyển mạch $4M$ theo N .

N	M	$4M$	Góc cơ sở (LUT)	Ví dụ $m = 0,50$
7	3	12	3	$\alpha_1, \alpha_2, \alpha_3$
9	4	16	4	
11	5	20	5	
13	6	24	6	
15	7	28	7	

2.2 Nguyên lý giải pháp: bảng lịch theo chu kỳ mang

Thay vì “một CMP cho một góc toàn cục”, hệ thống **phân bố thời gian theo lưới sóng mang**. Chia chu kỳ cơ bản thành $N_{\text{carr}} = 100$ khe (slot), mỗi khe tương ứng một chu kỳ ePWM và góc quét

$$\Delta\theta = \frac{360^\circ}{N_{\text{carr}}} = 3,6^\circ. \quad (6)$$

Với mỗi góc chuyển mạch toàn cục $\theta_g \in [0^\circ, 360^\circ)$:

$$k = \left\lfloor \frac{\theta_g}{\Delta\theta} \right\rfloor, \quad \theta_{\text{loc}} = \theta_g - k \Delta\theta, \quad (7)$$

$$\text{CMP} = \text{round}\left(\frac{\theta_{\text{loc}}}{\Delta\theta} \text{TBPRD}\right), \quad \text{CMP} < \text{TBPRD}. \quad (8)$$

Mỗi phần tử bảng lịch lưu một cặp:

$$\text{SOPWM_CycleCmp_t} = \{\text{cmpa}, \text{cmpb}\}, \quad (9)$$

trong đó $\text{cmpa} \leq \text{cmpb}$ khi cả hai đều hợp lệ. Giá trị đặc biệt $\text{SOPWM_CMP_OFF} = 0\text{xFFFF}$ (lớn hơn TBPRD) báo hiệu ngưỡng *vô hiệu* — Action Qualifier không kích hoạt tại điểm đó.

2.3 Mở rộng quarter-wave từ LUT

Từ M góc cơ sở $\{\alpha_1, \dots, \alpha_M\}$ (độ, trong phần tư đầu), ta xây dựng $4M$ góc toàn chu kỳ:

$$\begin{aligned} \text{Q1: } \theta_i &= \alpha_i, & i &= 1, \dots, M, \\ \text{Q2: } \theta_{M+i} &= 180^\circ - \alpha_{M+1-i}, \\ \text{Q3: } \theta_{2M+i} &= 180^\circ + \alpha_i, \\ \text{Q4: } \theta_{3M+i} &= 360^\circ - \alpha_{M+1-i}. \end{aligned} \quad (10)$$

Đây chính là công thức được triển khai trong `SOPWM_BuildSchedule()`.

2.4 Đối xứng nửa chu kỳ và ba pha

Để đảm bảo dòng trung tính và đóng chu kỳ sóng leg, hàm `sopwm_halfwave_closure()` ép một chuyển mạch tại khe 180° của từng pha:

$$k_{\text{mid},A} = 50, \quad k_{\text{mid},B} = 83, \quad k_{\text{mid},C} = 17, \quad (11)$$

tương ứng lệch pha 120° và 240° trên lưới 100 khe ($120^\circ/3,6^\circ = 33$ khe). Pha B/C được tạo bằng **xoay vòng** bảng pha A:

$$\text{sched}[\phi][k] = \text{sched}[A][(k + \Delta k_\phi) \bmod N_{\text{carr}}], \quad \Delta k_B = 67, \Delta k_C = 33. \quad (12)$$

Như vậy, **hai thanh ghi CMP** vẫn đủ cho *một chu kỳ mang*, còn toàn bộ $4M$ sự kiện được “trải” lên N_{carr} chu kỳ mang thông qua bảng lịch `sopwm_sched[3][2][100]`.




Figure 1: Luồng dữ liệu giải quyết giới hạn hai CMP: LUT → mở rộng $4M$ góc → bảng lịch theo khe → DMA nạp CMP.

3 Vấn đề 2: Tính cần thiết của DMA trong cập nhật góc

Bảng lịch `sopwm_sched` giải quyết mâu thuẫn “nhiều sự kiện – hai CMP”, nhưng vẫn cần cơ chế nạp 600 cặp giá trị CMP vào ba module ePWM mỗi chu kỳ cơ bản. Phần này phân tích vì sao CPU không đáp ứng được và vai trò bắt buộc của DMA.

3.1 Tại sao CPU không đủ

Mỗi chu kỳ sóng mang ($20\mu\text{s}$ tại 50kHz), ePWM cần một cặp giá trị CMPA/CMPB mới. Trong một chu kỳ cơ bản:

$$N_{\text{writes}} = N_{\text{carr}} \times 3 \text{ pha} \times 2 \text{ reg} = 600 \text{ lần ghi 16-bit.} \quad (13)$$

Nếu thực hiện trong ISR ePWM1 (50kHz):

- ISR phải ghi 6 thanh ghi so sánh ($3 \text{ pha} \times 2 \text{ CMP}$) *trước* khi counter vượt ngưỡng — cực kỳ nhạy jitter;
- thời gian ISR tăng tuyến tính theo số pha; dễ xung đột với vòng điều khiển, ADC, truyền thông;
- shadow register chỉ an toàn khi ghi đúng thời điểm ZERO/COMP — DMA đồng bộ phần cứng đảm bảo hơn ghi CPU tùy ý.

3.2 Cấu hình DMA trong dự án

Ba kênh DMA (CH0–CH2) cấu hình qua SysConfig với tham số chung:

$$\text{Burst size} = 2 \quad (\text{CMPA} + \text{CMPB liên tiếp}), \quad (14)$$

$$\text{Transfer size} = N_{\text{carr}} = 100, \quad (15)$$

$$\text{Src wrap size} = 200 = 2 \times 100 \quad (\text{double buffer}), \quad (16)$$

$$\text{Trigger} = \text{DMA_TRIGGER_EPWM1SOCA} @ \text{TBCTR}=\text{ZERO}. \quad (17)$$

Dịch DMA trở tới vùng shadow CMPA (offset EPWM_0_CMPA + 1) của ePWM6, ePWM5, ePWM3. Mỗi lần ZERO:

1. DMA burst: đọc {cmpa, cmpb} từ `sopwm_sched[phi][b][k]`;
2. ghi vào shadow CMPA/CMPB của pha ϕ ;
3. tăng chỉ số nguồn; sau 100 burst thì quay vòng (wrap) trong phạm vi 200 word.

Công thức ánh xạ thời gian — góc trên *một* chu kỳ mang k :

$$\theta_k = k \cdot \Delta\theta + \theta_{\text{loc}}, \quad t_{\text{cmp}} = \frac{\text{CMP}}{\text{TBPRD}} T_{\text{carr}}. \quad (18)$$

Action Qualifier cấu hình TOGGLE tại TBCTR = CMPA/CMPB (up-count), tạo xung SOPWM với dead-band 480 counts ($\approx 2.4 \mu\text{s}$).

3.3 Đồng bộ DMA – ISR – vòng lặp chính

Kiến trúc thời gian thực ba tầng:

1. **DMA (50 kHz):** nạp CMP — tầng *hard real-time*, không tham gia CPU.
2. **ISR ePWM1 (50 kHz):** `SOPWM_schedISR()` đếm k , hoán đổi buffer tại $k = 0$, báo `sopwm_fund_tick`; cập nhật con trỏ DMA khi rollover.
3. **Main loop (500 Hz):** khi `sopwm_fund_tick`, gọi

```
SOPWM_BuildSchedule(sopwm_m_cmd, sopwm_N_cmd, SOPWM_TBPRD);
SOPWM_CommitSchedule();
```

Tầng này có thể cập nhật m từ vòng kín mà không ảnh hưởng jitter PWM.

Quy tắc quan trọng: **cả ba kênh DMA dùng chung trigger EPWM1SOCA** để tránh race — ISR chạy sau DMA burst, cập nhật `DMA_configAddresses()` trước trigger tiếp theo (20 μs sau).

3.4 Chỉ số điều chế và cập nhật góc

Chỉ số điều chế (open-loop hoặc closed-loop):

$$m = \frac{\pi}{2U_{\text{dc}}} \sqrt{U_{\alpha}^2 + U_{\beta}^2}, \quad 0,01 \leq m \leq 1,00. \quad (19)$$

Mỗi chu kỳ cơ bản, m mới $\Rightarrow$ tra LUT $\Rightarrow$ dựng lại toàn bộ bảng 100 khe $\times$ 3 pha. DMA đảm bảo **mỗi thay đổi góc** (dù nhỏ) được phản ánh đúng vào CMP *đúng chu kỳ mang*, điều kiện cần của điều chế đồng bộ.

4 Vấn đề 3: Phân bố bộ nhớ FLASH/RAM cho LUT góc

Sau khi xác định kiến trúc DMA, bài toán tiếp theo là *lưu trữ* dữ liệu góc và bảng lịch sao cho vừa đủ dung lượng on-chip, vừa đáp ứng yêu cầu truy cập của CPU (`BuildSchedule`) và DMA (đọc nguồn burst).

4.1 Quy mô dữ liệu LUT

Mỗi bảng LUT lưu 100 mức chỉ số điều chế $m \in \{0,01, 0,02, \dots, 1,00\}$ và M góc (float 32-bit). Tổng dung lượng:

$$S_{\text{LUT}} = \sum_N (\text{SOPWM_M_COUNT} \times M \times 4) = 100 \times 4 \times (3+4+5+6+7) = 10\,000 \text{ byte} \approx 9.8 \text{ KiB}. \quad (20)$$

Chi tiết từng bảng:

Table 2: Dung lượng các bảng SOPWM_LUT_N*.

Bảng	Kích thước	Số phần tử	Bytes
SOPWM_LUT_N7	100×3	300	1200
SOPWM_LUT_N9	100×4	400	1600
SOPWM_LUT_N11	100×5	500	2000
SOPWM_LUT_N13	100×6	600	2400
SOPWM_LUT_N15	100×7	700	2800
Tổng		2500	10000

4.2 Chiến lược phân vùng bộ nhớ

a) **LUT trong FLASH (.const).** Các mảng const float SOPWM_LUT_N* được liên kết vào section .const trên FLASH (FLASH_BANK0_SEC4 trong 28004x_generic_flash_lnk.cmd). Đây là lựa chọn tự nhiên vì:

- dữ liệu **chỉ đọc**, không thay đổi khi vận hành;
- giải phóng RAM LS/GS quý giá cho stack, biến điều khiển và bảng lịch DMA;
- tránh tràn RAM — vấn đề đã gặp trong dự án SVPWM khi đặt bảng snapshot sin/cos vào RAM (log.md).

b) **Tra cứu $O(1)$ theo m .** Chỉ số LUT:

$$i_m = \text{round}(100m - 1), \quad i_m \in [0, 99]. \quad (21)$$

Hàm SOPWM_GetAngles() chọn bảng theo N và sao chép M góc — **không** nội suy runtime, đảm bảo thời gian thực thi xác định.

c) **Bảng lịch DMA trong RAM GS.** Ngược với LUT, bảng sopwm_sched[3][2][100] — nguồn dữ liệu trực tiếp cho DMA (mục 2) — phải nằm trong RAM truy cập được bởi bộ điều khiển DMA:

$$S_{\text{sched}} = 3 \times 2 \times 100 \times 4 = 2400 \text{ byte}, \quad (22)$$

được đặt explicit bằng:

```
#pragma DATA_SECTION(sopwm_sched, "ramgs0")
SOPWM_CycleCmp_t sopwm_sched[3][2][SOPWM_N_CARR];
```

Section ramgs0 map vào RAMGS0 (PAGE 1) theo file liên kết.

d) Double buffering. Hai bộ đệm cho phép vòng lặp chính xây dựng lịch mới (`BuildSchedule`) trong khi DMA đọc bộ *active*, tránh race condition:

$$\text{sopwm_sched_active} \in \{0, 1\}, \quad \text{BuildSchedule} \rightarrow \text{sched}[\phi][\text{next}][k]. \quad (23)$$

Hoán đổi buffer tại ranh giới chu kỳ cơ bản trong `SOPWM_schedISR()`.

4.3 Đánh giá trade-off

Table 3: Phân bố bộ nhớ tóm tắt.

Dữ liệu	Vùng	Kích thước	Ghi chú
LUT góc SOPWM	FLASH <code>.const</code>	≈ 10 KiB	5 bảng, 100 mức m
Bảng lịch CMP	RAMGS0	2400 byte	DMA source
Mã <code>.text</code>	FLASH / RAMLS	biến thiên	ISR + BuildSchedule
Stack / <code>.bss</code>	RAMLS5	biến thiên	biến toàn cục

Việc **không** lưu toàn bộ $4M$ góc đã mở rộng trong LUT (chỉ lưu M góc Q1) tiết kiệm thêm $\times 4$ dung lượng FLASH so với cách tra cứu trực tiếp — đối xứng được tái tạo bằng phép toán cố định (10).

5 Công thức tổng hợp và ví dụ số

5.1 Ví dụ: $N = 7$, $m = 0,50$

Từ LUT: $M = 3$, góc cơ sở (độ) $\alpha_1 \approx 66,45$, $\alpha_2 \approx 76,52$, $\alpha_3 \approx 85,21$. Mở rộng (10) cho 12 góc. Góc $\theta \approx 85,21^\circ$ rơi vào

$$k = \lfloor 85,21/3,6 \rfloor = 23, \quad \theta_{\text{loc}} = 85,21 - 23 \times 3,6 = 2,41^\circ,$$

$$\text{CMP} = \text{round}\left(\frac{2,41}{3,6} \times 2000\right) \approx 1339.$$

Giá trị này khớp biến debug `dbg_cmpa_snapshot` ≈ 1339 tại `sopwm_cycle_idx = 24` trong `main.c`.

5.2 Điều kiện tính đúng của SOPWM đồng bộ

Để waveform SOPWM hợp lệ cần đồng thời:

$$(i) \quad \sum_k \text{số toggle trên leg} \equiv 0 \pmod{2} \quad (\text{đóng chu kỳ}), \quad (24)$$

$$(ii) \quad \text{toggle bắt buộc tại } 180^\circ \text{ mỗi pha}, \quad (25)$$

$$(iii) \quad \text{CMPA/CMPB được nạp trước mỗi chu kỳ mang (DMA @ ZERO)}. \quad (26)$$

Hàm `sopwm_halfwave_closure()` xử lý (i)–(ii); DMA xử lý (iii).

6 Kết luận

Triển khai SOPWM trên TMS320F280049C đã giải quyết có hệ thống ba thách thức:

1. **Giới hạn hai CMP:** chuyển từ “một góc – một CMP” sang **bảng lịch theo chu kỳ mang** với tối đa hai sự kiện/khe, mở rộng $4M$ góc bằng đối xứng quarter-wave.
2. **DMA:** nạp 600 giá trị CMP/chu kỳ cơ bản với jitter cực thấp, tách tính toán SOPWM (500 Hz) khỏi nạp phần cứng (50 kHz).
3. **Bộ nhớ LUT:** lưu M góc/ m trong FLASH (~ 10 KiB), bảng runtime DMA trong RAMGS (2.4 KiB), double buffer tránh ghi/đọc đồng thời.

Hướng mở rộng: nội suy LUT theo m , tích hợp vòng kín trực tiếp trong ISR thông qua CLA, hoặc mở rộng N_{carr} để giảm $\Delta\theta$ và tăng độ phân giải góc — với chi phí RAM bảng lịch tăng tuyến tính.

A Tham chiếu mã nguồn

- `pwm/sopwm/sopwm.c`, `sopwm.h` — LUT, BuildSchedule, DMA table.
- `main.c` — khởi tạo DMA, ISR, vòng lặp cơ bản.
- `epwm_sync_svm.syscfg` — cấu hình ePWM/DMA.
- `28004x_generic_flash_lnk.cmd` — map `.const`, `ramgs0`.

References

- [1] D. G. Holmes, T. A. Lipo, *Pulse Width Modulation for Power Converters*, Wiley, 2003.
- [2] Texas Instruments, *TMS320F28004x Technical Reference Manual*, ePWM & DMA chapters.
- [3] B. Ozpineci, “Selective Harmonic Elimination PWM”, TI Application Reports.