岭南师范学院

实 验 报 告

课程名称 数字电路

实验序号 实验二

实验项目 组合逻辑电路的设计与实现

实验地点 明达楼 311

实验学时 2 **实验类型** 设计型

指导教师 刘金芳 **实 验 员** 林启健

专 业 软件工程 **班 级** 2025 级网络安全创新班

学 号 202508784149 **姓 名** **钟佩樾**

2026 年 10 月 24 日

成绩:	
教师评语	

一、实验目的及要求

（1）掌握组合逻辑电路的设计与测试方法。

（2）掌握集成译码器、数据选择器的逻辑功能及使用方法。

二、实验软硬件环境

表 1 实验仪器设备与器件

序号	名称	型号规格	数量
1	数字电路实验箱	THD-2	1
2	数字万用表	VC9801A+	1
3	集成逻辑门	74LS00、74LS20、74LS138、74LS151	各 1

三、实验原理与内容

1.使用中、小规模集成电路设计实现组合电路最常见的逻辑电路

设计组合电路的一般流程图如图 1 所示。





图 1 组合逻辑电路设计流程图

常用的二输入四与非门 74LS00、四输入二与非门 74LS20 引脚排列与内部功能框图如图 2 所示。






图 2（a）74LS00 引脚排列　　图 2（b）74LS20 引脚排列

2.用“与非门”设计一个表决电路

设计要求输出信号的电平与三个输入信号中的多数电平一致，设计步骤如下：

（1）根据题意列出三输入表决电路真值表如表 2 所示。

表 2　三输入表决电路真值表

A	B	C	Z
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

（2）进行化简得逻辑表达式为 Z=AB+AC+BC。

（3）画逻辑图——用与非门实现。

a.求最简与非-与非表达式：$Z = \overline{AB + AC + BC} = \overline{\overline{AB}\ \overline{AC}\ \overline{BC}}$

b.根据逻辑表达式画出用“与非门”构成的三输入表决电路逻辑图如图 3 所示。





图 3 三输入表决电路逻辑图

（4）用实验验证逻辑功能。


在实验箱适当位置选定四个 14P 插座，按照集成块定位标记插好集成块 74LS00 和 74LS20。按图 2 接线，输入端 A、B、C 接至逻辑电平开关输出插口，输出端 Z 接逻辑电平显示输入插口，按预先自拟真值表要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表 1 进行比较，验证所设计的逻辑电路功能是否符合要求。

3．用二进制译码器 74LS138 实现电路设计

如图 4 所示为二进制译码器 74LS138 的逻辑符号、引脚排列图和输出端表达式。



(a) 74LS138 逻辑符号



(b) 74LS138 引脚排列图

$\overline{Y_0}=\overline{A_2A_1A_0}=\overline{m_0}$　　$\overline{Y_4}=\overline{A_2A_1A_0}=\overline{m_4}$

$\overline{Y_1}=\overline{A_2A_1A_0}=\overline{m_1}$　　$\overline{Y_5}=\overline{A_2A_1A_0}=\overline{m_5}$

$\overline{Y_2}=\overline{A_2A_1A_0}=\overline{m_2}$　　$\overline{Y_6}=\overline{A_2A_1A_0}=\overline{m_6}$

$\overline{Y_3}=\overline{A_2A_1A_0}=\overline{m_3}$　　$\overline{Y_7}=\overline{A_2A_1A_0}=\overline{m_7}$

(c) 输出端表达式

图 4　74LS138 的逻辑符号、引脚排列图及输出端表达式

二进制译码器的输出端提供了其输入变量的全部最小项，二进制译码器的输出端所提供的是输入变量最小项的反函数，由于任何组合逻辑函数都可以表示成为若干个最小项之和的标准形式，因此可以利用两次取反的方法，得到其由最小项构成的与非-与非表达式。只要用与非门把二进制译码器相应输出信号组合起来，即可利用二进制译码器和与非门实现任何组合逻辑函数。

（1）根据函数变量数与译码器输入二进制代码位数相等的原则，选择集成二进制译码器的类型和规格。


（2）由函数标准与或表达式，利用两次取反法写出函数的标准与非-与非表达式。

（3）确认译码器和与非门输入信号的表达式。按照函数变量的排列顺序和译码器输入信号 — 地址变量的对应关系，把译码器输出中有关信号都挑出来，成为与非门的全部输入信号。

（4）画连线图。根据译码器和与非门输入信号的表达式画连线图，并通过实验验证其逻辑功能。

4．用八选一数据选择器 74LS151 实现电路设计

如图 5 所示为八选一数据选择器 74LS151 的逻辑符号、引脚排列图。



(a) 74LS151 逻辑符号　　(b) 74LS151 引脚排列图

图 5　八选 1 数据选择器 74LS151 引脚排列图及输出端表达式

74LS151 的输出端表达式如下：

$$Y = \overline{A_2}\ \overline{A_1}\ \overline{A_0}\ D_0 + \overline{A_2}\ \overline{A_1}\ A_0 D_1 + \overline{A_2}\ A_1\ \overline{A_0}\ D_2 + \overline{A_2}\ A_1 A_0 D_3 + A_2\ \overline{A_1}\ \overline{A_0}\ D_4 +$$

$$A_2\ \overline{A_1}\ A_0 D_5 + A_2 A_1\ \overline{A_0}\ D_6 + A_2 A_1 A_0 D_7$$

$$Y = \overline{A_2}\ \overline{A_1}\ \overline{A_0}\ D_0 + \overline{A_2}\ \overline{A_1}\ A_0 D_1 + \overline{A_2}\ A_1\ \overline{A_0}\ D_2 + \overline{A_2}\ A_1 A_0 D_3 + A_2\ \overline{A_1}\ \overline{A_0}\ D_4 +$$

$$A_2\ \overline{A_1}\ A_0 D_5 + A_2 A_1\ \overline{A_0}\ D_6 + A_2 A_1 A_0 D_7$$

当实现电路设计时，将需要设计的逻辑函数改写成与 74LS151 的输出端表达式的相同形式，按照函数变量的排列顺序和数据选择器地址变量-输入信号的对应关系画连线图，并通过实验验证其逻辑功能。

四、实验过程（实验步骤、记录、数据、分析）

1．用与非门组成的三输入表决电路（必选实验）--难度☆☆☆

按照实验原理所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

（1）设计过程：根据表 2 的真值表画卡诺图化简，得到最简与或式，再用两次取反变成与非-与非式：

$$Z=AB+AC+BC=\overline{\overline{AB}\cdot\overline{AC}\cdot\overline{BC}}$$

用 74LS00 中的 3 个二输入与非门分别得到 AB、AC、BC 的与非，再把这 3 个输出送到 74LS20 的一个四输入与非门，74LS20 多出来的第 4 个输入端（5 脚）接+5V，它的输出（6 脚）就是 Z。两块芯片的 14 脚接+5V，7 脚接地。实际接线如图 6。




图6 三输入表决电路实际接线图（灰色数字为引脚号）

（2）测试记录：A、B、C 接逻辑电平开关，Z 接 LED 电平显示，同时用万用表测 Z 的电压，结果如表 3。

表 3 三输入表决电路测试记录

A	B	C	Z 理论值	LED 状态	Z 实测电压/V	是否符合
0	0	0	0	灭	0.16	√
0	0	1	0	灭	0.15	√
0	1	0	0	灭	0.16	√
0	1	1	1	亮	3.47	√
1	0	0	0	灭	0.16	√
1	0	1	1	亮	3.48	√
1	1	0	1	亮	3.47	√
1	1	1	1	亮	3.49	√

结论：8 种输入组合下实测结果和真值表完全一致，只要有两个或两个以上输入为 1，Z 就输出 1，表决电路功能正确。

2. 选做实验（二选一）

（一）使用 74LS138 和 74LS20，设计三输入奇校验电路--难度☆☆☆☆

按照实验原理所述的设计步骤使用 74LS20 和 74LS138，接好连线，按照要求测试电路逻辑功能，直至电路逻辑功能符合设计要求为止。

写出设计过程：列真值表，写表达式，画逻辑电路图。(将该过程扫描上传到下面空白处)

本次选做第（一）题：使用 74LS138 和 74LS20 设计三输入奇校验电路。

（1）列真值表：奇校验电路的要求是三个输入 A、B、C 中“1”的个数为奇数时输出 Z=1，为偶

数（包括 0 个）时 Z=0，真值表如表 4。

表 4 三输入奇校验电路真值表

A	B	C	“1”的个数	Z	对应最小项
0	0	0	0	0	—
0	0	1	1	1	m1
0	1	0	1	1	m2
0	1	1	2	0	—
1	0	0	1	1	m4
1	0	1	2	0	—
1	1	0	2	0	—
1	1	1	3	1	m7

（2）写表达式：由真值表写出标准与或式（把 Z=1 的行对应的最小项加起来）：

$$Z=\overline{A}\,\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\,\overline{C}+ABC=m_1+m_2+m_4+m_7$$

74LS138（A2 接 A、A1 接 B、A0 接 C）的每个输出正好是一个最小项取反，即 Yi′=mi′。两次取反得到与非-与非式：

$$Z=\overline{\overline{m_1}\cdot\overline{m_2}\cdot\overline{m_4}\cdot\overline{m_7}}=\overline{\overline{Y_1}\cdot\overline{Y_2}\cdot\overline{Y_4}\cdot\overline{Y_7}}$$

也就是说 Z 其实就是三个变量的异或：Z=A⊕B⊕C。只要把 74LS138 的 Y1′、Y2′、Y4′、Y7′四个输出接到 74LS20 的一个四输入与非门上，输出就是 Z。

（3）确定连线：A→74LS138 的 A2（3 脚），B→A1（2 脚），C→A0（1 脚）；使能端 G1（6 脚）接+5V，G2A′（4 脚）、G2B′（5 脚）接地；Y1′（14 脚）、Y2′（13 脚）、Y4′（11 脚）、Y7′（7 脚）分别接 74LS20 的 1、2、4、5 脚，74LS20 的 6 脚输出 Z 接 LED。74LS138 的 16 脚接+5V、8 脚接地；74LS20 的 14 脚接+5V、7 脚接地。

（4）画逻辑电路图：如图 7。




图7 用74LS138和74LS20实现的三输入奇校验电路连线图（灰色数字为引脚号）

（5）测试记录：按表 4 的顺序逐个拨动 A、B、C 开关，记录 Z 的状态和电压，结果如表 5。

表 5 三输入奇校验电路测试记录

A	B	C	Z 理论值	LED 状态	Z 实测电压/V	是否符合
0	0	0	0	灭	0.15	√
0	0	1	1	亮	3.46	√

0	1	0	1	亮	3.47	√
0	1	1	0	灭	0.16	√
1	0	0	1	亮	3.47	√
1	0	1	0	灭	0.15	√
1	1	0	0	灭	0.16	√
1	1	1	1	亮	3.48	√

结论：8 种输入下实测结果全部和真值表一致，“1”的个数为奇数时 LED 亮，为偶数时 LED 灭，奇校验电路功能正确。

（二）使用 74LS151 和 74LS00，设计交通灯报警电路--难度☆☆☆☆

按照实验原理所述的设计步骤使用 74LS151，接好连线，按照要求测试电路逻辑功能，直至电路逻辑功能符合设计要求为止。

写出设计过程：列真值表，写表达式，画逻辑电路图。(将该过程扫描上传到下面空白处)

（第（二）题本次未选做。）

五、测试/调试及实验结果分析

1．三输入表决电路：从表 3 可以看出，三个输入中有两个或三个是“1”时 LED 亮（输出约 3.48V），只有一个“1”或者没有“1”时 LED 灭（输出约 0.15V），也就是“少数服从多数”，和设计的表达式 Z=AB+AC+BC 一致。

2．三输入奇校验电路：从表 5 可以看出，“1”的个数是奇数（1 个或 3 个）时 LED 亮，是偶数（0 个或 2 个）时 LED 灭，和真值表一致。这说明用 74LS138 加 74LS20 可以实现这种逻辑：需要哪几种输入情况，就把 74LS138 对应的输出端接到 74LS20 上。

3．遇到的问题：（1）奇校验电路刚接好时 LED 一直不亮，检查后发现 74LS138 的 4 脚、5 脚没有接地，译码器没有工作，接地以后就正常了；（2）74LS20 没用到的输入端一开始空着，后来接到+5V 上，防止受到干扰。

六、实验结论与体会

实验结论：（1）用 74LS00 和 74LS20 组成的三输入表决电路实现了 Z=AB+AC+BC，满足“多数通过”的要求；（2）用 74LS138 和 74LS20 组成的三输入奇校验电路实现了 Z=A⊕B⊕C，输入中 1 的个数为奇数时输出 1；（3）两个电路实测结果都和真值表一致，说明“列真值表→写表达式→化简/变换→画电路图→接线测试”这一套组合逻辑电路设计流程是可行的。

实验体会：这次实验和上次不一样，是要自己设计电路，一开始拿到题目有点无从下手，后来按照“真值表→表达式→逻辑图”一步一步来，发现其实思路很清楚。印象最深的是用 74LS138 做奇校验，本来以为异或要用很多门，结果一个译码器加一个四输入与非门就搞定了，体会到了中规模集成电路的方便。另外这次也吃了使能端没接的亏，以后用带使能端的芯片一定要先把使能端接好再测。还有就是接线前最好先在纸上把引脚号标好，接线的时候对照着接，能少犯很多错。

2026 年 10 月 24 日