
1. CIRCUITOS SECUENCIALES

Un circuito Secuencial es aquel cuya salida depende no solo de la combinación de las variables de entrada, sino también dependen del estado anterior o estado interno.

El sistema secuencial requiere de la utilización de un dispositivo de memoria que pueda almacenar la historia pasada de sus entradas (denominadas variables de estado) y le permita mantener su estado durante algún tiempo.



Existen dos tipos de circuitos secuenciales

Sincrónicos

Son sistemas cuyo comportamiento puede definirse a partir del conocimiento de sus señales en instantes discretos de tiempo.

Son sistemas que actúan bajo un control de tiempo, este control se denomina reloj (clock).

Reloj (Clock): es una señal que se alterna entre los valores lógicos 0 y 1 en un periodo regular.


Asincrónicos

El término asíncrono se refiere a los sucesos que no poseen una relación temporal fija entre ellos y que, generalmente, no ocurren al mismo tiempo.

1.1. Flip-Flop's o Biestables

Un flip-flop es un circuito lógico con una característica de memoria tal que sus salidas Q y $\overline{Q}$ cambiarán a un nuevo estado en respuesta a un pulso de entrada y permanecerán en ese nuevo estado aún después de que termine el pulso de entrada.

1.2. Tipos de Flip-Flop's



1.3. Otros dispositivos de dos estados

Multivibradores

En electrónica digital se usan de forma masiva dispositivos de dos estados llamados multivibradores. Los multivibradores biestables se llaman **flip-flops** y son los dispositivos de memoria básicos que se usan en la lógica secuencial.

Otros dispositivos de dos estados son los **multivibradores astables** (inestables) que sirven como osciladores, y los **multivibradores monoestables** (multivibrador "one-shot") que pueden servir como fuentes de pulsos.


1.4. Flip-Flop J-K

1.4.1. Flip-Flop's

El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de sincronismo. Si J y K son ambos bajos, entonces no se produce cambio alguno. Si J y K son ambos alto, entonces en la siguiente subida del reloj, la salida cambiará de estado.

Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar también como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.

1.4.2. Símbolo



J-K Type

1.4.3. Tabla de verdad

Tabla de verdad

J	K	CLK	Q
0	0	↑	Q_0 (sin cambio)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q}_0$ (cambios)

1.4.4. Entradas Asíncronas al Flip-Flop

La transferencia de datos ordinaria con los flip-flops se hace utilizando las entradas llamadas de "control" o "síncronas". Lo normal es que se produzcan cambios en la salida del flip-flop, cuando los datos se aplican a la entrada de forma sincronizada con un pulso de activación (clock). Pero los flip-flops tienen otro conjunto de entradas llamado conjunto asíncrono, y también entradas de limpieza, que cambian el estado del flip-flop, independientemente de lo que ocurra en las entradas síncronas. Estas entradas asíncronas, fuerzan al flip-flop a tomar un determinado estado (set o reset-clear). Estas se usan en la transferencia de datos asíncrona.

The usual designations of the inputs are $\overline{PRE}$ and $\overline{CLR}$.


The actions of these inputs are as follows:

$\overline{PRE} = \overline{CLR} = 1$: Inputs inactive so that normal synchronous inputs and clock determine state.


$\overline{PRE} = 0$, $\overline{CLR} = 1$: Q=1 set, unaffected by clock, J, K.

$\overline{PRE} = 1$, $\overline{CLR} = 0$: Q=0, cleared regardless of other inputs.

$\overline{PRE} = \overline{CLR} = 0$: Ambiguous state, to be avoided.



1.4.5. Aplicaciones del Flip-Flop JK




1.5. Flip-Flop D

1.5.1. Funcionamiento Flip-Flop D

El "flip-flop" tipo D, sigue a la entrada, haciendo transiciones que coinciden con las de la entrada. El término "D", significa dato; este "flip-flop" almacena el valor que está en la línea de datos. Se puede considerar como una celda básica de memoria. Un "flip-flop" D, se puede hacer con un "flip-flop" "set/reset", uniendo la salida set (estado alto) con la salida reset (estado bajo), a través de un inversor. El resultado se puede sincronizar.

1.5.2. Símbolo



1.5.3.Tabla de verdad

Entrada	Salida
D	Q
0	0
1	1

1.5.4. Aplicaciones del Flip-Flop D


Se emplean en registros de almacenamiento, registros de desplazamiento, transferencia de datos binarios, conteo y división de secuencias.

1.6. Flip-Flop T

1.6.1. Funcionamiento Flip-Flop T

El flip-flop T o "toggle" (conmutación) cambia la salida con cada borde de pulso de clock, dando una salida que tiene la mitad de la frecuencia de la señal de entrada en T.

1.6.2. Símbolo



1.6.3. Tabla de verdad


CLK	Salida (Q)	
⎍	$\overline{Q}$	cambia

Entradas		Salidas		
T	CLK	*Q*	$\overline{Q}$	Comentarios
1	↓	$\overline{Q}$	0	Cambio
0	↓	Q	1	No cambio

1.6.4. Aplicaciones del Flip-Flop T

Es de utilidad en la construcción de contadores binarios, divisores de frecuencia, y dispositivos de sumas binarias en general. Se puede hacer a partir de flip-flops J-K, llevando ambas entradas J y K a alta (high).


Construcción de un flip-flop T desde un flip-flop J-K



1.7. APLICACIONES DE LOS FLIP-FLOP'S


1.7.1. Divisor De Frecuencias

Un divisor de frecuencia se puede construir con flip-flops J-K tomando la salida de una celda como la entrada de clock del siguiente. Las entradas J y K de cada flip-flop se conectan a 1 (alta), para producir una conmutación con cada ciclo del clock de entrada. Por cada dos conmutaciones de la primera celda, se produce una conmutación en la segunda celda, de modo que su salida está a la mitad de frecuencia que la primera. La salida de la cuarta celda va a 1/16 parte de la frecuencia del clock de entrada. El mismo dispositivo es útil como contador binario.




✓ EJEMPLOS DIVISION DE FRECUENCIAS


Un **Flip flop JK** puede ser configurado como ***divisor de frecuencia***, si le colocamos un 1 en las entradas **J** y **K**. Si entra una señal de reloj con **frecuencia f** sale una señal dividida a la mitad (**f/2**)




Ejemplo: diseñar un divisor de frecuencia para obtener 2 GHz a partir de una señal de entrada con frecuencia de 16 GHz



Ejemplo: obtener una frecuencia de 0,7 KHz a partir de una señal de entrada con frecuencia de 44,8 KHz



Ejemplo: ¿Cuántos flip flop se necesitan para obtener 1,5MHz, a partir de una señal de entrada de 24MHz?




Respuesta// 4 Flip Flop´s

Alex Jiménez ®

1.7.2. Contador De Frecuencias o Contador Binario

Un contador binario se puede construir con flip-flops J -K tomando la salida de una celda como la entrada de clock del siguiente. Las entradas J y K de cada flip-flop se conectan a 1 (alta), para producir una conmutación con cada ciclo del clock de entrada. Por cada dos conmutaciones de la primera celda, se produce una conmutación en la segunda celda, y así sucesivamente hasta la cuarta celda. Esto produce un número binario igual al número de ciclos de la señal de clock en la entrada. Este dispositivo se denomina a veces contador de "propagación". El mismo dispositivo es útil como divisor de frecuencia.



Alex Jiménez ®

CONTADORES BINARIOS ASINCRONICOS


En los contadores asíncronos, se aplica una señal de reloj externa a la entrada de reloj del primer flip-flop y luego a los siguientes flip-flop's se les aplica la señal de reloj mediante la salida del flip-flop anterior.
En los contadores síncronos, la entrada de reloj se conecta a todos los flip-flop's, de forma que se les aplica la señal de reloj simultáneamente.
Un contador binario se puede construir con flip-flop's J-K tomando la salida de una celda como la entrada de reloj del siguiente. Las entradas J y K de cada flip-flop se conectan a 1 (alta), para producir una conmutación con cada ciclo del reloj de entrada.

✓ EJEMPLO1 : DISEÑAR CONTADOR BINARIO ASINCRONICO DE 0 a 5


1. **Determinar el número de flip-flop's a utilizar**
   Para ello empleamos la **fórmula** 2^N, donde **N** es el **número de flip-flop's**.
   Si **N=2** → $2^N = 2^2 = 4$ combinaciones,
   lo que quiere decir que solo contaría de 0 a 3. **No nos sirve**.

   Si **N=3** → $2^N = 2^3 = 8$ combinaciones, lo que quiere decir que contaría de 0 a 7.
   Nos sirve porque necesitamos contar hasta 5.

2. **Colocar los 3 flip-flop's en cascada (uno seguido del otro).**



3. **Generar un reset para que solo cuente hasta 5.**
   Para ello se debe **seleccionar él/las combinaciones de 1's** en el **número 6**, que no se repitan anteriormente.




El ***reset*** hará que el conteo se reinicie a ***cero*** (0) cuando intenté pasar a ***seis*** (6)


4. **Buscar un Operador lógico que reciba dos unos (11) y entregue un cero (0), y que en las combinaciones anteriores NO (00, 01 y 10).**

   Esa es la compuerta **NAND**.

   Ahora la agregamos al circuito y conectamos ***las entradas*** a las salidas $\mathbf{Q_1}$ y $\mathbf{Q_2}$ de los flip-flop's y la salida a las ***entradas reset*** de los flip-flop's.



5. **El conteo binario se puede visualizar a través de unos diodos led conectados a la salida de los flip-flop's.**
   Ahora el circuito ***contará binariamente*** de manera indefinida de ***0 a 5***, mientras tenga una ***señal de reloj*** para operar.



	C	B	A
	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1


✓ EJEMPLO 2: DISEÑAR CONTADOR BINARIO ASINCRONICO DECADAL 0 a 9

1. Determinar el número de flip-flop's a utilizar

Si **N=4 → 2^N = 2^4** = 16 combinaciones, lo que quiere decir que contaría de 0 a 15.

Nos sirve porque necesitamos contar hasta 9.

2. Colocar los 4 flip-flop's en cascada (uno seguido del otro).



3. Generar el Reset


Para ello se debe **seleccionar él/las combinaciones de 1's** en el **número 10**, que no se repitan anteriormente.

	Q_3 D	Q_2 C	Q_1 B	Q_0 A	
(0)	0	0	0	0	
(1)	0	0	0	1	
(2)	0	0	1	0	
(3)	0	0	1	1	
(4)	0	1	0	0	
(5)	0	1	0	1	
(6)	0	1	1	0	
(7)	0	1	1	1	
(8)	1	0	0	0	
(9)	1	0	0	1	
(10)	1	0	1	0	RESET
(11)	1	0	1	1	
(12)	1	1	0	0	
(13)	1	1	0	1	
(14)	1	1	1	0	
(15)	1	1	1	1	

El ***reset*** hará que el conteo se reinicie a ***cero*** (0) cuando intenté pasar a ***diez*** (10)


4. **Buscar un Operador lógico que reciba dos unos (11) y entregue un cero (0), y que en las combinaciones anteriores NO (00, 01 y 10).**

   Esa es la compuerta **NAND**.



	Q_3 D	Q_2 C	Q_1 B	Q_0 A	
(0)	0	0	0	0	
(1)	0	0	0	1	
(2)	0	0	1	0	
(3)	0	0	1	1	
(4)	0	1	0	0	
(5)	0	1	0	1	
(6)	0	1	1	0	
(7)	0	1	1	1	
(8)	1	0	0	0	
(9)	1	0	0	1	
(10)	1	0	1	0	RESET
(11)	1	0	1	1	
(12)	1	1	0	0	
(13)	1	1	0	1	
(14)	1	1	1	0	
(15)	1	1	1	1	

5. **El conteo binario se puede visualizar a través de unos diodos led conectados a la salida de los flip-flop's.**
   Ahora el circuito ***contará binariamente*** de manera indefinida de ***0 a 9***, mientras tenga una ***señal de reloj*** para operar.



	Q_3 D	Q_2 C	Q_1 B	Q_0 A
(0)	0	0	0	0
(1)	0	0	0	1
(2)	0	0	1	0
(3)	0	0	1	1
(4)	0	1	0	0
(5)	0	1	0	1
(6)	0	1	1	0
(7)	0	1	1	1
(8)	1	0	0	0
(9)	1	0	0	1


ACTIVIDAD INDIVIDUAL DE AUTOESTUDIO

1. Diseñar un Circuito ***divisor de frecuencia*** para obtener una frecuencia de 0,6KHz, a partir de una señal de entrada con frecuencia de 38,4KHz.
2. Diseñar un circuito ***contador binario*** de 0 a 11.


Alex Jiménez ®

1.7.3. Contador Decadal

Se puede construir un contador BCD o contador de decena, directamente de un contador binario, terminando el conteo de la "propagación", cuando la cuenta alcance el decimal 9 (binario 1001). Como la siguiente conmutación pondrá alta (1) la salida de X 1 (cuenta 1010), y todavía se mantiene alta la salida del bit más significativo (X3), una puerta NAND con sus entradas conectadas a estas dos salidas, producirá una señal baja (0) de entrada de reset asíncrona que "limpiará" todos los flip-flops, para reiniciar de nuevo la cuenta.




✓ **VISUALIZACION DE CONTEOS EM NUMEROS DECIMALES**



SEÑAL DE RELOJ

Es una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de flip-flop's o biestables en sistemas digitales. Hay varias formas de obtenerla.

Los sistemas digitales pueden funcionar de manera **asíncrona** o **síncrona**.




La transición de la señal de reloj entre un nivel bajo y un nivel alto se denomina ***flanco de subida***.
La transición de la señal de reloj entre un nivel alto y un nivel bajo se denomina ***flanco de bajada***.


CIRCUITO INTEGRADO 555 COMO SEÑAL DE RELOJ

El circuito integrado 555 posee dos modos de operación principales: Astable y Monoestable.

Multivibrador astable: Este tipo de funcionamiento se caracteriza por una salida continua de forma de onda cuadrada (o rectangular), con una frecuencia específica.








CONTADOR

Es un circuito secuencial construido a partir de flip-flop (biestable) y compuertas lógicas capaz de almacenar y contar los impulsos (relacionados con una señal de reloj), que recibe en la entrada destinada a tal efecto, asimismo también actúa como divisor de frecuencia.

CIRCUITO INTEGRADO CONTADOR BINARIO ASINCRONO DE 4 BITS 74LS90

Puede contar en binario del 0 al 9 (entregando señal codificada en BCD). Este circuito integrado consta de 2 contadores independientes uno de 1 bit y otro de 3 bits, utilizando los dos contadores internos podemos hacer que cuente de 0 a 9.






DECODIFICADOR

La función básica de un decodificador es detectar la presencia de una determinada combinación de bits (código) en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida.

EL CIRCUITO INTEGRADO DECODIFICADOR BCD A 7-SEGMENTOS

El decodificador BCD a 7-segmentos acepta el código BCD en sus entradas y proporciona salidas capaces de excitar un display de 7-segmentos para generar un dígito decimal.

En las siguientes Figuras se muestra el diagrama lógico de un decodificador básico de 7 segmentos.




DISPLAY DE 7-SEGMENTOS

El visualizador de 7 segmentos (también llamado display) es una forma de representar caracteres en equipos electrónicos. Está compuesto de siete segmentos que se pueden encender o apagar individualmente. Cada segmento tiene la forma de una pequeña línea. es un componente que se utiliza para la representación de caracteres (normalmente números) en muchos dispositivos electrónicos, debido en gran medida a su simplicidad.

Los hay de dos tipos: **ánodo común** y **cátodo común**.


DISPLAY DE 7-SEGMENTOS DE ANODO COMUN

En los de tipo de **ánodo común**, todos los ánodos de los leds o segmentos están unidos internamente a un Pin común que debe ser conectada al positivo (nivel “1”). El encendido de cada segmento individual se realiza aplicando señal negativa (nivel “0”) por el pin correspondiente a través de una resistencia que limite el paso de la corriente.



Para controlar un visualizador de siete segmentos normalmente se emplean circuitos integrados especialmente diseñados para este fin y que simplifican mucho el diseño del circuito. Un ejemplo de ellos es el circuito integrado 74LS47.

Si unimos todas las etapas nos quedaría el siguiente circuito



Alex Jiménez ®

Referencias Bibliográficas

Maxinez, David. (2014). 1 Ed., Programación de Sistemas Digitales con VHDL. Grupo Editorial Patria. Ciudad de México, México.

Hermosa, Antonio. (2010). 4 Ed., Electrónica Digital Fundamental. Marcombo Ediciones Técnicas. Barcelona, España.

Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, Sistemas digitales: principios y aplicaciones, Pearson Educación, 2007 - 939 páginas

Luis A Bailón Vega, Daniel Pardo Collantes, Fundamentos de electrónica digital, Universidad de Salamanca, 2006 - 276 páginas.

Juan Ángel Garza, Sistemas Digitales y Electrónica Digital, Pearson Educación, 2006 - 332 páginas.

Thomas L. Floyd, Fundamentos de electrónica digital, Limusa, 2005 - 811 páginas.