1.i datasheet dei dispositivi delle unità funzionali (ALU 74181, registro 74198) implementate nel simulatore

datasheet ALU 14181:

-4 bit-ALU e Generatore di Funzioni (i.e. forme d'onda impulsive) Texas Instruments SN74x181/SN54x181 - https://www.ti.com/lit/ds/symlink/sn54s181.pdf?ts=174314742995 1&ref_url=https%253A%252F%252Fwww.google.com%252F (fonte: ti.com)


-uP Zilog Z80 - http://www.z80.info/zip/z80.pdf (fonte: z80.info)

datasheet Registri 74198:

-https://www.alldatasheet.com/datasheet-pdf/pdf/84885/TI/SN54198.html


2.gli schemi dei circuiti logici delle unità funzionali implementate nel simulatore

-schema logico alu:




Schemi logici registri:


stato mem stato init



3.lo schema logico globale del simulatore




4.gli schemi a blocchi orientati degli analoghi algebrici impiegati nella sintesi computazionale delle unità funzionali minime (NOT, AND, OR, EXOR) del simulatore



5.le tavole di stato delle unità funzionali elementari del simulatore (NOT, AND, OR, EXOR, ALU 74181, registro 74198, flip-flop SR)

porte logiche:

flip flop SR:



			orizzazior instabile la	ne a memoria
Late	ch S-R	a porte l	NOR	
Α	В	0	On	
0	0	MEM	MEM	
0	1	0	1	
1	0	1	0	
1	1	us	us	
Lato	h S-R a	porte N	IAND	
А	В	0	On	
0	0	US	US	
0	1	1	0	
1	0	0	1	
1	1	МЕМ	MEM	

ALU 74181:

TABLE 1

SELECTION				ACTIVE-LOW DATA					
				M = H	M = L; ARITHM	ETIC OPERATIONS			
			LOGIC	Cn = L	Cn = H				
S3 S2 S1 S0		50	FUNCTIONS	(no carry)	(with carry)				
L	L	L	L	F = A	F = A MINUS 1	F = A			
L	L	L	н	F = AB	F = AB MINUS 1	F = AB			
L	L	н	L	F = A + B	F = AB MINUS 1	F = AB			
L	L	н	н	F = 1	F = MINUS 1 (2's COMP)	F = ZERO			
L	н	L	L	F = A + B	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1			
L	н	L	н	F = B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS			
L	н	н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B			
L	н	н	н	F = A + B	F = A + B	F = (A + B) PLUS 1			
н	L	L	L	F = AB	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1			
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1			
н	L	н	L	F = B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS			
н	L	н	н	F = A + B	F = (A + B)	F = (A + B) PLUS 1			
н	н	L	L	F = 0	F = A PLUS A‡	F = A PLUS A PLUS 1			
н	н	L	н	F = AB	F = AB PLUS A	F = AB PLUS A PLUS 1			
н	н	н	L	F = AB	F = AB PLUS A	F = AB PLUS A PLUS 1			
н	н	н	н	F=A	F = A	F = A PLUS 1			

[‡]Each bit is shifted to the next more significant position.

TABLE 2

		CTION			ACTIVE-HIGH DATA				
SELECTION				M = H	M = L; ARITHM	TIC OPERATIONS			
62		2 S1 S0				LOGIC	C _n = H	C _n = L	
\$3	S2			FUNCTIONS	(no carry)	(with carry)			
L	L	L	L	F=A	F = A	F = A PLUS 1			
L	L	L	н	F = A + B	F = A + B	F = (A + B) PLUS 1			
L	L	н	L	F = AB	F = A + B	F = (A + B) PLUS 1			
L	L	н	н	F=0	F = MINUS 1 (2's COMPL)	F = ZERO			
L	н	L	L	F = AB	F = A PLUS AB	F = A PLUS AB PLUS 1			
L	н	L	н	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS 1			
L	н	н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B			
L	н	н	н	F = AB	F = AB MINUS 1	F = AB			
н	L	L	L	F = A + B	F = A PLUS AB	F = A PLUS AB PLUS 1			
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1			
н	L	н	L	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS 1			
н	L	н	н	F = AB	F = AB MINUS 1	F = AB			
н	н	L	L	F = 1	F = A PLUS A†	F = A PLUS A PLUS 1			
н	н	L	н	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1			
н	н	н	L	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1			
н	н	н	н	F=A	F = A MINUS 1	F - A			


[†] Each bit is shifted to the next more significant position.

Registri 74198:

'199 FUNCTION TABLE

INPUTS								OUTPUTS			
CLEAR	SHIFT/ LOAD	CLOCK INHIBIT	CLOCK	SER J	IAL K	PARALLEL AH	O _A	as	a _c	a _H	
L	Х	Х	Х	Х	х	×	L	L	L	L	
н	х	L	L	Х	X.	x	$\Omega_{A,0}$	a_{B0}	$\sigma_{\rm CO}$	QH0	
н	L	L	1	×	x	ah	я	in	c	h	
H	11	L	†	L	Н	×	$\alpha_{A,0}$	Q_{AO}	$\alpha_{\mathrm{B}n}$	α_{Gin}	
н	н	L	1 1	L	L	×	L	α_{An}	α_{Bn}	a_{Gn} :	
н	н	L	1	Н	H	×	н	α_{An}	$\Box_{\beta n}$	α_{Gn}	
н	н	L	1	н	L	х	$\overline{Q}_{A,n}$	Q_{Am}	Q_{Bn}	Q_{G_n}	
н	×	н		ж	ж	ж	α_{AB}	QRO	$\alpha_{\rm RB}$	OH0	

6.gli schemi analitici delle architetture organizzative (es. lo schema dell'impianto modulare del codice sorgente, lo schema organizzativo delle librerie di funzioni, lo schema globale di associazione rete logica-moduli sorgente, etc.)



- 7.gli schemi dei processi esecutivi coinvolti (es. i diagrammi di flusso del kernel e delle funzioni accessorie invocabili)
 - Non presenti
- 8.i codici sorgente del kernel e delle funzioni accessorie
 - vedere sotto sezione
- 9. diagrammi e grafici analitici (es. risultati dei benchmark test applicati all'analisi delle performance del simulatore, etc.)
 - Non presenti

Infine come richiesto ecco le firme dei membri del gruppo:

Kova Ila Vaz Jun Sulva Cenzandini

Saporiti Davide:

Dela Cruz Kevin:
Rahaman Junayet:
Rescigno Marie:
Gatti Simone: