实验十 简易数字钟设计实验

计算机1202 张艺瀚 学号: 20123852

January 5, 2015

1 实验目的

- 1. 学习掌握数字系统综合设计方法。
- 2. 学习掌握层次设计方法。
- 3. 学习掌握设计下载方法。
- 4. 学习掌握实验系统使用方法。

2 实验原理

数字钟是对输入时基秒脉冲进行计数,依次输出秒数值、分数值、小时数值,从而确定时钟时间,其原理框图如图1所示。




Figure 1: 简易数字钟原理图

实际的数字钟设计中还需要增加年月日的功能,这里框图中也省略了校时功能的结构。

3 实验内容

- 1. 选择XC2S200PQ208器件建立一个新的工程。
- 2. 在上述工程中,采用VHDL语言的方法设计上述简易数字钟。
- 3. 参考实验系统使用说明,按下列要求锁定引脚。秒、分钟、小时由实验系统的J1、J2输出,显示输出的时分秒间隔一位数码管。时钟输入由J7的1脚输入。
- 4. 下载编程并验证设计结果。

4 实验设备

- 1. 清华同方PIV2.4G/256M60G
- 2. ISE 6.2i—Windows软件系统
- 3. 多功能EDA实验系统(V型)

5 实验程序

数字钟代码清单如下(代码清单1)

```
1 library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
 -- Uncomment the following lines to use the
    declarations that are
 -- provided for instantiating Xilinx primitive
     components.
8 --library UNISIM;
9 -- use UNISIM. VComponents.all;
entity second is
      Port ( clk : in std_logic;
             clr1 : in std_logic;
             clr2 : in std_logic;
14
             en : in std_logic;
             s1 : out std_logic_vector(3 downto 0);
             s2 : out std_logic_vector(3 downto 0);
```

```
m1 : out std_logic_vector(3 downto 0);
18
              m2 : out std_logic_vector(3 downto 0);
              h1 : out std_logic_vector(3 downto 0);
20
              h2 : out std_logic_vector(3 downto 0));
21
22 end second;
23
  architecture Behavioral of second is
24
    signal cq0,cq1,cq2,cq3,cq4,cq5:std_logic_vector(3
25
      downto 0);
  begin
  process(clk,clr1,clr2)
  begin
28
     if( clr1='0' )then
29
        cq0 <= "1000"; cq1 <= "0101";
30
        cq2 <= "1000"; cq3 <= "0101";
31
        cq4 <= "1001"; cq5 <= "0001";
32
     elsif( clr2='0' )then
33
        cq0 <= "1000"; cq1 <= "0101";
34
        cq2<="1000"; cq3<="0101";
        cq4 <= "0011"; cq5 <= "0010";
36
     elsif clk='1' and clk'event then
37
        if (en='1') then
38
          if cq0="1001" and cq1="0101" then
39
          cq0<="0000"; cq1<="0000";
40
          if cq2 = "1001" and cq3 = "0101" then
41
          cq2<="0000"; cq3<="0000";
42
          if cq4 = "0011" and cq5 = "0010" then
43
             cq4<="0000"; cq5<="0000";
44
          elsif cq4="1001" then
45
          cq4<="0000"; cq5<=cq5+1;
          else
47
          cq4 \le cq4 + 1;
48
          end if;
49
          elsif(cq2="1001") then
          cq2<="0000"; cq3<=cq3+1;
          else
          cq2 \le cq2 + 1;
          end if;
      elsif(cq0="1001")
                             then
          cq1 <= cq1 +1; cq0 <= "0000";
      else
57
             cq0 \le cq0 + 1;
      end if;
59
        end if;
60
     end if;
61
62 end process;
```

Listing 1: 数字钟代码清单

6 仿真结果




Figure 2: 数字钟仿真波形图