第二次仿真实验报告

张蔚桐 2015011493 自 55

2017年4月2日

1 单管 BJT 放大电路的搭建和仿真测试

1.1 静态工作点的调整

如图 1所示是仿真采用的单管放大电路。电路采用阻容耦合方式和射级稳 Q 电路。经过对变阻器 R_1 的调整,使得如图所示的静态工作电流 $I_c=2mA$

下面对 R_1 的数值进行理论计算。经过之前几次的仿真可以知道 $BJT\beta \approx 220$ 因此可以得到 $I_c \approx I_e \approx 2 mA$, $U_e = 2.4 V$

进一步,考虑 BJT 的开启电源 $U_{on} \approx 0.7 \mathrm{V}$ 因此可以得到 $U_b = 3.1 \mathrm{V}$




图 1: 单管 BJT 放大电路

可以认为三极管基极电流可以

忽略不计,那么我们可以得到分压电阻上的电流为 $I=\frac{U_b}{R_2}=0.206 {
m mA}$ 并进一步得到上拉电阻阻值为 $\frac{V_{ec}-U_b}{r}=57 {
m k}\Omega$

经过仿真测试,可以发现经过调整上拉电阻为 $36k\Omega + 20k\Omega = 56k\Omega$ 时系统静态工作点满足上述要求,和理论计算基本相符

1.2 动态参数的测定

1.2.1 电压放大倍数的测定

首先进行理论估算,采用三极管的中频段模型进行估算并设 $r_{be}=3$ k Ω 可以迅速得到 $A_u=-\frac{\beta(R_c//R_L)}{r_{be}}=-147$

对图 1的电路外接示波器和失真度仪进行测量,可以得到如图 2的波形示意图,可以得到电路的仿真放大倍数为 -frac753 + 8035.24 + 5.49 = -145 发现和理论计算还是很相近的

1.2.2 输入电阻的测定

首先进行理论计算,根据图 1电路所示,可得输入电阻 $R_i=R_2//(R_1+R_3)//r_be\approx 2.4$ k Ω

如图 3采用半压法对输入电阻进行测量,发现在输入 $V_{pk}=10 \text{mV}$ 即 $V_{rms}=7.07 \text{mV}$ 时,外接电阻 $R_8=23.1 \text{k}\Omega$ 时可得到输入分压为 3.534 mV,因此可得仿真测量输入电阻为 $23.1 \text{k}\Omega$ 和理论计算相差不大

1.3 输出电阻的测量

理论计算可以迅速得到输出电阻为 3.3kΩ

同样采取半压法进行仿真测试,首先测量空载时的输出电压有效值为888.93mV,如图 4所示,外接滑动变阻器如图 5,当调节至 3.1kΩ 时发现输出电压为空载输出电压的一半,因此可以得到仿真测试的输出电阻为 3.1kΩ 和理论计算值相近

1.3.1 频率响应的测试

采用 0.707 A_{us} 作为上限截止频率和下限截止频率的标准。如图 67所示,可得上限截止频率约为 230kHz,下限截止频率为 160Hz

1.4 性能指标的改进

我们希望在这个电路中能够提供较大的 A_u , 从理论上进行分析可以得到,该电路的 $A_u = -\frac{\beta(R_c//R_L)}{r_{be}}$ 因此为实现目标我们将 R_c 从 3.3k Ω 提升至5k Ω ,从理论上进行计算,则可得到 $A'_u = -185$ 得到了上升

如图 8对电路进行改进,其中两个滑动变阻器的取值和图 1中定值电阻的取值是相同的没有影响,可以得到如图 9的电压波形曲线,仿真测量的 $A_u = -\frac{928+991}{5.16+5.45} = -180$ 明显得到了提升并和理论估算的值相近。同时,静态工作点没有发生变化

1.5 失真的产生和消去

如图 12所示,调整 R_1 使得静态工作电流 $I_c = 3\text{mA}$ 输入 20mV 信号是发生如图 13所示的失真现象。显然这是底部失真,由三极管进入饱和状态




图 2: 电压增益的仿真波形曲线




图 3: 放大电路输入电阻的测量




图 4: 放大电路空载输出电压




图 5: 放大电路输出电阻的测量




图 6: 上限截止频率的测试





图 7: 下限截止频率的测试







图 9: 改进后放大波形

引起。因此考虑提高 U_{CQ} 使三极管远离饱和状态。具体的做法是降低 R_4 。如图??所示, $R_4=1$ k Ω ,产生的波形如图??所示,可以看出失真已经基本消除。从失真度上也可以看出明显的变化。

1.6 实际电路的搭建

在电子技术实验课中已经完成了这方面电路的搭建,具体可见附录中的实验报告,这里就不再重复了







图 11: 失真波形






图 13: 消去失真之后的波形

2 单管 MOS 放大电路的搭建和仿真测试

2.1 datasheet 和传输特性的测试

查找相关资料可以得到 NMOS 管 2N7000 的 $U_{GS(th)}$ 在 $U_{DS}=U_{GS}$, $I_D=250\mu A$ 的测试条件下最小值为 1V,最大值为 3V,经典值为 2.1V,按照 datasheet 提供的测试条件搭建如图 14所示的测试电路,对 V_2 进行直流仿真得到如图 15的输入特性曲线,按照测试条件进行标定可得 $U_{GS(th)}=2.05V$ 和经典值相近

下面测量 MOS 管在 $U_{GS}=2U_{GS(th)}$ 时的电流 I_{D0} ,如图 16所示是 2N7000 的传输特性测试电路图,仿真时将 IV 测试仪选择为 NMOS 管测量模式,将 U_{GS} 设置为 $4.1V\approx 2U_{GS(th)}$ 可以得到如图 16所示的传输特性曲线,从曲线中我们可以看出恒流区电流 $I_{D0}=I_{DS}=221.2908$ mA

同时,随 U_{GS} 变化的传输特性 如图 18所示





图 14: 2N7000 输入特性测试

2.2 静态工作点的调整

如图 17为所搭建的电路。下面进行对静态工作点的理论分析

从 NMOS 管的特性方程可以得到 $I_{DSQ} = \frac{I_{D0}}{U_{GS(th)}^2} (3.75 - I_{DSQ}R_1 - U_{GS(th)})^2$ 解得 $I_{DSQ} = 0.6$ mA 并且有 $U_G = 3.75$ V, $U_S = 1.8$ V, $U_D = 13.19$ V 仿真电路测得实际静态工作电流为 589μ A 和理论计算值相近,同时测得 $U_G = 3.75$ V, $U_S = 1.65$ V, $U_D = 13.4$ V 均和理论计算相差不大。测试电路图采用探针进行测量,为节省篇幅这里略去。







图 16: 2N7000 传输特性






图 18: 2N7000 传输特性

2.3 动态参数的测定

2.3.1 电压放大倍数的测定

首先进行理论估算,可以计算得到 MOS 管的 $g_m=2\sqrt{I_{D0}I_{DSQ}}/U_{GS(th)}=11.13$ mA/V 同时进一步得到电压放大倍数为 $A_u=-g_m(R3//R_L)=-21$

对图 17的电路外接示波器和失真度仪进行测量,可以得到如图 19的波形示意图,可以得到电路的仿真放大倍数为 -frac189 + 20720 = -19.8 发现和理论计算还是很相近的

2.3.2 输入电阻的测定

首先进行理论计算,根据图 17电路所示,可得输入电阻 $R_i \approx 6 \mathrm{M}\Omega$ 如图 20采用半压法对输入电阻进行测量,发现在输入 $V_{pk} = 10 \mathrm{mV}$ 即 $V_{rms} = 7.07 \mathrm{mV}$ 时,外接电阻 $R_8 = 78 \mathrm{k}\Omega$ 时可得到输入分压为 $3.534 \mathrm{mV}$,因此可得仿真测量输入电阻为 $78 \mathrm{k}\Omega$ 和理论计算有很大差异,后采用探针法进行测量,发现在 $V_{pp} = 20 \mathrm{mV}$ 时, $I_{pp} = 150 \mathrm{nA}$ 输入电阻仍在 $100 \mathrm{k}\Omega$ 的数量级,考虑可能因为 $2 \mathrm{N}7000 \mathrm{GS}$ 之间的漏电电流导致的小输入电阻。可以通过在输入端口并联分流电阻解决问题

2.4 输出电阻的测量

理论计算可以迅速得到输出电阻为 3kΩ

同样采取半压法进行仿真测试,首先测量空载时的输出电压有效值为 222 mV,外接滑动变阻器如图 21,当调节至 $3k\Omega$ 时发现输出电压为空载输出电压的一半,因此可以得到仿真测试的输出电阻为 $3mathrmk\Omega$ 和理论计算值相近

2.4.1 频率响应的测试

采用 0.707*A*_{us} 作为上限截止频率和下限截止频率的标准。如图 2324所示,可得上限截止频率约为 435kHz,下限截止频率为 40Hz

2.5 性能指标的改进

希望提高电压放大倍数 A,考虑到 $A_u = -g_m(R3//R_L)$ 因此可以通过增大 R_3 来提高电压放大倍数,令 $R_3 = 8k\Omega$ 得到对应的电压放大倍数理论值为-34.66 从理论上看的确得到了提升

实际仿真如图 22所示,可以测得电压放大倍数为 $-\frac{343+328}{20} = -33.55$ 可以发现电压放大倍数的确得到了提升




图 19: 电压增益的仿真波形曲线




图 20: 放大电路输入电阻的测量




图 21: 放大电路输出电阻的测量




图 22: 改进的输出电压放大倍数




图 23: 上限截止频率的测试





图 24: 下限截止频率的测试

2.6 失真的产生和消去

将输入电压峰峰值调整至 50 mV,如图 25所示可以明显看出出现了失真,这是顶部失真,由于 MOS 管进入截止区产生,因此想要消除这种失真,必须提升 U_{GS} ,因此采用将下拉电阻增大即 $R_2=3 \text{k}\Omega$,仿真波形如 26所示发现失真得到明显的消去

2.7 实际电路的搭建

因为时间有限, 此选做任务没有完成






图 26: 失真的消去

3 集成运放的搭建和仿真测试

3.1 电路的搭建

如图 27所示,参考 F007 型集成运放的电路设计,完成了电路的搭建,同时调整电阻 $R_5=21.15\mathrm{k}\Omega, C=0\mathrm{pF}$ 对电路的低频特性进行了调整,同时保证电路输入端没有电压时输出端电压尽可能接近 $0\mathrm{V}$

3.2 静态工作点的确定

经过调整,电路的静态工作点如图 28所示,因为静态工作参数太多这 里就不逐一叙述了

3.3 动态参数的测定

3.3.1 电压放大倍数的测定

如图 29所示测量电压放大倍数,其中原信号由中间抽头接地测量,因此电压实际上为原来的 2 倍,可以计算得到电压放大倍数为 $-\frac{300m+298.6m}{2u} = -3 \times 10^5$ 在集成运放信号放大的数量级内

3.3.2 输入电阻的测量


如图 31测量输入电阻,因为电路输入电阻很大,因此直接采用探针进行测量,如图 32所示,测得输入电流可以估计为 45fA, 输入电压为 $1\mu V$ 因此可以得到输入电阻为 $22M\Omega$ 基本符合集成运放的工作特性

3.3.3 输出电阻的测定

采取半压法进行仿真测试,首先测量空载时的输出电压峰值为 300 mV,如图 33所示,外接滑动变阻器如图 34,当调节至 100Ω 时发现输出电压为空载输出电压的一半,因此可以得到仿真测试的输出电阻为 100Ω

3.3.4 频率特性的测量

如图 30所示是集成运放的频率响应,读图立刻可知 $f_{bw}=54{\rm Hz}, {\rm f_C}=5.96{\rm MHz}$







图 28: 集成运放静态工作点







图 30: 集成运放频率特性







图 32: 输入电流






图 34: 集成运放输出电阻的测量

3.3.5 U_{IO}, I_{IO}, I_{IB} 的测量

将电路中的输入电压置零,可得 $U_O=30 \text{mV}$ 因此可以得到 $U_{IO}=\frac{30 m}{3 \times 10^5}=1 \times 10^{-8}$,因为仿真中专门为优化 U_{IO} 调整了电路参数,因此 U_{IO} 性能很好

简单测量可以得到 $I_{IO} = 2.6 \text{nA}, I_{IO} = 1.21 \mu \text{A}$

3.3.6 SR 特性的测试

如图 35所示将输入电压源换位等值的方波,测量波形如图 36所示。按 照 95% 定义的恢复时间计算,可得 $SR = \frac{1.4723}{908.85m} = 1.61 \text{V/S}$


4 负反馈放大电路自激震荡的产生和消去

4.1 自激震荡的产生

从图 30中可以看出 3 中搭建的运放是一个闭环稳定的系统,不能产生自激震荡,因此考虑在输出端并联一个电容降低稳定性,如图 37所示,得到电路如图 38所示,bode 图如??所示,可以看出系统不论是相角裕度还是幅值裕度均不满足闭环稳定条件,系统闭环不稳定。仿真出现如图 40的自激震荡,幅值大约为 20mV,已经影响正常工作

4.2 自激震荡的消去

在输出上级联超前补偿,经过调整可以消去自激震荡到 nV 量级一下,已经和噪声基本相同了,如图 41所示发现失真得到明显的消去






图 36: 集成运放 SR 特性




图 37: 集成运放的封装和调整





图 38: 外部电路图






图 40: 自激震荡




图 41: 超前相位补偿