有道翻译 支持免费文档翻译240万字符/年 立即下载→ https://fanyi.youdao.com/download

STM32F401xD STM32F401xE

ARM®Cortex®-M4 32b MCU+FPU, 105 DMIPS, 512KB 闪存/96KB RAM, 11个TIMs, 1个ADC, 11个通信接口

ck定时器数据表-**生产数据**

特性

· 核心:ARM®　32位Cortex -M4 CPU

FPU，自适应实时加速器(ART accelerator™)，允许从闪存执行0等待状态，频率高达84 MHz，内存保护单元，

105 DMIPS/1.25 DMIPS/MHz (Dhrystone 2.1)和DSP指令

· 记忆

高达512千字节的闪存

高达96千字节的SRAM

· 时钟，复位和供应管理

-1.7 V至3.6 V应用供电和I/ o

-POR, PDR, PVD和BOR

- 4- 26 MHz晶体振荡器

-内部16 MHz工厂修整RC

-32 kHz振荡器，用于RTC校准

-内部32 kHz RC与校准

· 功耗

-运行:146µA/MHz(关闭外设)

-停止(在停止模式下闪光，快速唤醒时间):42µA类型@ 25C;65µA max @25°C

-停止(在深电源关闭模式下闪光，快速唤醒时间):低至10µA @ 25°C;最大30µA @25°C

-待机:2.4µA @25°C / 1.7 V无RTC;12µa @85°c @1.7 v

- RTC vbat电源:1µA @25°C

· 1×12-bit, 2.4 MSPS A/D转换器:多达16通道

· 通用DMA: 16流DMA控制器与fifo和突发支持

· 多达11个定时器:多达六个16位，两个32位定时器高达84 MHz，每个定时器最多四个IC/OC/PWM或脉冲计数器和正交(增量)编码器输入，两个watchdog定时器(独立和窗口)和一个SysTi

· 调试模式



-串行线调试(SWD)和JTAG接口

-Cortex®-M4嵌入式跟踪Macrocell™

· 多达81个具有中断能力的I/O端口

高达78个快速I/ o，最高可达42 MHz

-所有I/O端口都是5 v容限

· 多达12个通信接口

最多3个I2C接口(SMBus/PMBus)

最多3个usart (2 × 10.5 Mbit/s, 1 × 5.25 Mbit/s)，ISO 7816接口，LIN, IrDA，调制解调器控制)

最多4个spi (fCPU = 84 MHz时最高可达42Mbit/s)，SPI2和SPI3具有混合全双工I2S，通过内部音频锁相环或外部时钟实现音频级精度

-SDIO接口

-高级连接:带片上PHY的USB 2.0全速设备/主机/OTG控制器

· CRC计算单元

· 96位唯一ID

· RTC:亚秒精度，硬件日历

· 所有封装(WLCSP49、LQFP64/100、UFQFPN48、UFBGA100)均为ECOPACK 2®

表1。设备汇总

Reference	Part number
STM32F401xD	STM32F401CD, STM32F401RD, STM32F401VD
STM32F401xE	STM32F401CE, STM32F401RE, STM32F401VE

This is information on a product in full production. www.st.com

内容

1 介绍 9

2 描述 10

2.1 兼容STM32F4系列 12

3 功能概述 15

3.1 ARM®Cortex®-M4 with FPU core with embedded Flash and SRAM 15

3.2 自适应实时内存加速器(ART accelerator™) 15

3.3 内存保护单元 15

3.4 嵌入式闪存 16

3.5 CRC(循环冗余校验)计算单元 16

3.6 嵌入式SRAM 16

3.7 多ahb总线矩阵 16

3.8 DMA控制器(DMA) 17

3.9 嵌套矢量中断控制器(NVIC) 18

3.10 外部中断/事件控制器(EXTI) 18

3.11 时钟和启动 18

3.12 引导模式 19

3.13 供电方案 19

3.14 电源主管 20

3.14.1 . . . . . 20 上的内部复位

3.14.2 内部复位OFF 20

3.15 电压调节器 21

3.15.1 监管机构在 21

3.15.2 调节器OFF 22

3.15.3 稳压器开/OFF和内部电源监视器可用性 25

3.16 实时时钟(RTC)和备份寄存器 25

3.17 低功耗模式 26

3.18 VBAT操作 26

3.19 计时器和看门狗 27

3.19.1 高级控制计时器(TIM1) 27

3.19.2 通用定时器(TIMx) 28

3.19.3 独立监察机构 28
3.19.4 窗口看门狗 28
3.19.5 SysTick计时器 29
3.20 Inter-integrated circuit interface (I2C) 29
3.21 通用同步/异步接收器发射器(USART) 29
3.22 串行外设接口(SPI) 30
3.23 Inter-integrated sound (I2S) 30
3.24 音频PLL (PLLI2S) 30
3.25 安全数字输入/输出接口(SDIO) 31
3.26 通用串行总线上路全速(OTG_FS) 31
3.27 通用输入/输出(gpio) 31
3.28 模数转换器(ADC) 31
3.29 温度传感器 32
3.30 Serial wire JTAG debug port (SWJ-DP) 32
3.31 嵌入式Trace Macrocell™ 32

4 引脚和引脚描述 33

5 内存映射 51

6 电特性 55

6.1 . . . . . 55 参数条件
6.1.1 最小值和最大值 55
6.1.2 典型值 55
6.1.3 典型曲线 55
6.1.4 加载电容 55
6.1.5 引脚输入电压 56
6.1.6 供电方案 57
6.1.7 电流消耗测量 58
6.2 绝对最大收视率 58
6.3 操作条件 60
6.3.1 一般操作条件 60
6.3.2 VCAP1/VCAP2外部电容器 62
6.3.3 上电/下电时的运行条件(调节器接通) 63
6.3.4 上电/下电(调节器关闭)时的运行条件 63
6.3.5 嵌入式复位和电源控制块特性 64

6.3.6 电源电流特性 65
6.3.7 低功耗模式下的唤醒时间 75
6.3.8 外部时钟源特性 76
6.3.9 内部时钟源特性 80
6.3.10 PLL特性 82
6.3.11 PLL扩频时钟产生(SSCG)特性 84
6.3.12 内存特性 85
6.3.13 EMC特性 87
6.3.14 绝对最大额定值(电灵敏度) 89
6.3.15 I/O电流注入特性 90
6.3.16 I/O端口特性 91
6.3.17 第一引脚特性 96
6.3.18 定时器特性 97
6.3.19 通信接口 98
6.3.20 12-bit ADC特性 106
6.3.21 温度传感器特性 112
6.3.22 VBAT监控特性 112
6.3.23 嵌入式参考电压 112
6.3.24 SD/SDIO MMC卡主机接口(SDIO)特性 113
6.3.25 RTC . . . . . 114 特点

7 包 . . . . . 115 特点

8

7.1 包装机械数据 115

7.1.1 WLCSP49, 3.06 x 3.06 mm, 0.4 mm间距晶圆级芯片包大小 116
7.1.2 UFQFPN48, 7 × 7毫米，0.5毫米间距封装 119
7.1.3 LQFP64, 10 × 10 mm, 64针低轮廓四平面封装 122
7.1.4 LQFP100, 14 x 14 mm, 100引脚低轮廓四平面封装 125
7.1.5 UFBGA100, 7 × 7毫米，0.5毫米间距封装 128

7.2 热特性 131

7.2.1 参考文档 131

零件编号 132

9 修订历史 134

表格列表

表 1. 设备总结 . . . 1
表 2. STM32F401xD/xE特性及外设计数. . . . 11
表 3. 稳压器ON/OFF和内部电源监控器可用性 . . . 25
表 4. 定时器功能对比. . . . 27
表 5. I2C模拟滤波器和数字滤波器的比较 . . . 29
表 6. USART功能对比 . . . 30
表 7. 引脚表中使用的图例/缩写 . . . 38
表 8. STM32F401xD/xE引脚定义 . . . 38
表 9. 备用函数映射 . . . 45
表 10. STM32F401xD寄存器边界地址 . . . 52
表 11. 电压特性 . . . 58
表 12. 当前特征 . . . 59
表 13. 热特性. . . . 59
表 14. 一般操作条件 . . . 60
表 15. 功能取决于工作电源范围 . . . 61
表 16. VCAP1/VCAP2工作条件 . . . 62
表 17. 上电/下电(稳压器ON)时的工作条件 . . . 63
表 18. 上电/下电(调节器OFF)时的工作条件. . . . 63
表 19. 嵌入式复位和电源控制块特性. . . . 64
表 20. 典型和最大电流消耗，代码与数据处理(ART)
加速器禁用)从SRAM运行- VDD = 1.7 V . . . 66
表 21. 典型和最大电流消耗，代码与数据处理(ART)
加速器禁用)从SRAM运行 . . . 66
表 22. 运行模式下典型和最大电流消耗，代码带数据处理
(ART加速器启用，除了预取)从闪存运行- VDD = 1.7 V. . . . 67
表 23. 运行模式下典型和最大电流消耗，代码带数据处理
(ART加速器启用，除了预取)从闪存运行- VDD = 3.3 V . . . 67
表 24. 运行模式下典型和最大电流消耗，代码带数据处理
(ART加速器禁用)从闪存运行 . . . 68
表 25. 运行模式下典型和最大电流消耗，代码带数据处理
(ART加速器启用与预取)从闪存运行 . . . 68
表 26. 睡眠模式下的典型和最大电流消耗 . . . 69
表 27. 停止模式下的典型和最大电流消耗- VDD=1.8 V . . . 69
表 28. 停止模式下的典型和最大电流消耗- VDD=3.3 V . . . 70
表 29. 待机模式下的典型和最大电流消耗- VDD=1.8 V . . . 70
表 30. 待机模式下的典型和最大电流消耗- VDD=3.3 V . . . 70
表 31. VBAT模式下的典型和最大电流消耗. . . . 71
表 32. 开关输出I/O电流消耗 . . . 73
表 33. 外设电流消耗 . . . 74
表 34. 低功耗模式唤醒时序(1) . . . 75
表 35. 高速外部用户时钟特性. . . . 76
表 36. 低速外部用户时钟特性 . . . 77
表 37. HSE 4-26 MHz振荡器特性. . . . 78
表 38. LSE振荡器特性(fLSE = 32.768 kHz) . . . 79
表 39. 恒指振荡器特性 . . . 80
表 40. LSI振荡器特性 . . . 81
表 41. 主要PLL特性. . . . 82
表 42. PLLI2S(音频PLL)特性 . . . 83

表 43. SSCG参数约束 84
表 44. 闪存特性 85
表 45. 闪存编程. 86
表 46. Flash编程用VPP电压 86
表 47. 闪存续航和数据保留 87
表 48. LQFP100封装的EMS特性 88
表 49. WLCSP EMI特性49 89
表 50. LQFP EMI特性100 89
表 51. ESD绝对最大额定值 90
表 52. 电敏感性 90
表 53. I/O电流注入磁化率 91
表 54. I/O静态特性 91
表 55. 输出电压特性 94
表 56. I/O AC特性 94
表 57. NRST引脚特性 96
表 58. TIMx . . . . . 97 特点
表 59. I2C. . . . . 98 特点
表 60. SCL频率(fPCLK1= 42 MHz, VDD = VDD_I2C = 3.3 V) 99
表 61. SPI动态特性 100
表 62. I2S动态特性 103
表 63. USB OTG FS启动时间 105
表 64. USB OTG FS直流电气特性 105
表 65. USB OTG FS电气特性 106
表 66. ADC特性 106
表 67. fADC下的ADC精度= 18 MHz 108
表 68. fADC下的ADC精度= 30 MHz 108
表 69. fADC下的ADC精度= 36 MHz 108
表 70. fADC = 18 MHz时的ADC动态精度限制测试条件 109
表 71. ADC动态精度在fADC = 36 MHz限制测试条件 109
表 72. 温度传感器特性 112
表 73. 温度传感器校准值. 112
表 74. VBAT监控特性 112
表 75. 嵌入式内部参考电压. 112
表 76. 内部参考电压校准值 113
表 77. 动态特性:SD / MMC特性 114
表 78. RTC . . . . . 114 特点
表 79. STM32F401xCE WLCSP49晶圆级芯片尺寸封装机械数据. 116
表 80. WLCSP49推荐的PCB设计规则(0.4 mm间距) 118
表 81. UFQFPN48, 7 × 7mm，间距0.5 mm，封装机械数据. 119
表 82. LQFP64, 10 × 10mm, 64针低轮廓四平面封装机械数据 123
表 83. LQPF100, 14 × 14 mm, 100针低轮廓四平面封装机械数据 126
表 84. UFBGA100, 7 × 7毫米，0.50毫米间距，超细间距球栅阵列封装
机械数据 128
表 85. 封装热特性. 131
表 86. 订购信息方案 132
表 87. 设备订单码. 133
表 88. 文档修订历史 134

图单

图 1. LQFP100封装兼容板设计 12
图 2. LQFP64封装兼容板设计 13
图 3. STM32F401xD/xE方框图 14
图 4. Multi-AHB矩阵 17
图 5. 电源主管互连与内部复位OFF 20
图 6. PDR_ON控制与内部复位OFF 21
图 7. 调节器OFF 23
图 8. 稳压器启动OFF:慢VDD斜率-
VCAP_1/VCAP_2稳定. . . . . 24 后，断电复位上升
图 9. 在调节器OFF模式下启动:快速VDD斜率-
VCAP_1/VCAP_2稳定 . . . . . 24 前断电复位上升
图 10. STM32F401xD/xE WLCSP49引脚 33
图 11. STM32F401xD/xE UFQFPN48引脚 34
图 12. STM32F401xD/xE LQFP64引脚 35
图 13. STM32F401xD/xE LQFP100引脚 36
图 14. STM32F401xD/xE UFBGA100引脚 37
图 15. 内存映射 51
图 16. 引脚加载情况. 55
图 17. 输入电压测量 56
图 18. 供电方案 57
图 19. 当前消费计量方案 58
图 20. 外置电容CEXT 62
图 21. 典型VBAT电流消耗(LSE和RTC ON) 71
图 22. 高速外部时钟源AC时序图 77
图 23. 低速外部时钟源AC时序图. 78
图 24. 8 MHz晶体的典型应用 79
图 25. 32.768 kHz晶体的典型应用 80
图 26. ACCHSI与温度的关系 81
图 27. ACCLSI与温度的关系 82
图 28. PLL输出时钟波形在中心扩展模式 85
图 29. PLL输出时钟波形在向下扩展模式 85
图 30. FT I/O输入特性 93
图 31. I/O AC特性定义 96
图 32. 推荐NRST引脚保护 97
图 33. I2C总线AC波形及测量电路 99
图 34. SPI时序图-奴隶模式和CPHA = 0 101
图 35. SPI时序图-奴隶模式和CPHA = 1(1) 101
图 36. SPI时序图-主模式(1) 102
图 37. I2S从机时序图(飞利浦协议)(1) 104
图 38. I2S主控时序图(飞利浦协议)(1) 104
图 39. USB OTG FS时序:定义数据信号上升和下降时间 106
图 40. ADC精度特性. 110
图 41. 使用ADC的典型连接图 110
图 42. 电源和基准解耦(VREF+未连接到VDDA) 111
图 43. 电源和基准解耦(VREF+连接到VDDA). 111
图 44. SDIO高速模式 113
图 45. SD默认模式 114
图 46. WLCSP49晶圆级芯片尺寸封装大纲 116

图 47. WLCSP49 0.4毫米间距晶圆级芯片尺寸推荐足迹 117
图 48. WLCSP49标记示例(俯视图) 118
图 49. UFQFPN48, 7 × 7mm, 0.5 mm间距，封装外形. 119
图 50. UFQFPN48推荐足迹 120
图 51. UFQFPN48标记示例(俯视图) 121
图 52. LQFP64, 10 x 10 mm, 64引脚低轮廓四平面封装外形 122
图 53. LQFP64推荐的内存占用 123
图 54. LQFP64打标示例(俯视图) 124
图 55. LQFP100, 14 x 14 mm, 100引脚低轮廓四平面封装外形 125
图 56. LQFP100推荐占用空间 127
图 57. LQPF100打标示例(俯视图) 127
图 58. UFBGA100, 7 × 7毫米，0.50毫米间距，超细间距球栅阵列
计划大纲. 128
图 59. 焊盘推荐的PCB设计规则(0.5 mm-pitch BGA) 129
图 60. UFBGA100标记示例(俯视图) 130

1 介绍

该数据表提供了STM32F401xD/xE系列微控制器的描述。
STM32F401xD/xE数据表应与意法半导体网站*www.st.com提供的RM0368参考手册一起阅读*。它包含有关闪存编程的所有信息。

有关Cortex⊠-M4核心的信息，请参阅*www.st.com提供的Cortex⊠-M4编程手册(PM0214)*。

2 描述

STM32F401XD/XE器件基于高性能ARM®Cortex®-M4 32位RISC内核，工作频率高达84 MHz。其Cortex®-M4核心具有浮点单元(FPU)单精度，支持所有ARM单精度数据处理指令和数据类型。它还实现了一套完整的DSP指令和内存保护单元(MPU)，增强了应用程序的安全性。

STM32F401xD/xE集成了高速嵌入式存储器(512千字节闪存，96千字节SRAM)，以及连接到两个APB总线，两个AHB总线和一个32位多AHB总线矩阵的广泛增强I/ o和外设。

所有器件均提供1个12位ADC、1个低功耗RTC、6个通用16位定时器(包括1个用于电机控制的PWM定时器)、2个通用32位定时器。它们还具有标准和高级通信接口。

- 最多三个i2c
- 最多4个spi
- 两个全双工i2s。为了实现音频类精度，I2S外设可以通过专用的内部音频锁相环或通过外部时钟进行时钟，以允许同步。
- 三个usart
- SDIO接口
- USB 2.0 OTG全速接口

参考每个部件号可用的外设。

STM32F401xD/xE工作在-40至+105°C的温度范围内，电源为1.7 V (PDR OFF)至3.6 V。一套全面的省电模式可实现低功耗应用的设计。

这些特性使得STM32F401xD/xE微控制器适用于广泛的应用:

- 电机驱动和应用控制
- 医疗设备
- 工业应用:PLC，逆变器，断路器
- 打印机，扫描仪
- 报警系统、可视对讲机和暖通空调
- 家用音响设备
- 手机传感器集线器

*图3*显示了设备的总体框图。

Table 2. STM32F401xD/xE features and peripheral counts

Peripherals		STM32F401xD			STM32F401xE		
Flash memory in Kbytes		384			512		
SRAM in Kbytes	System	96					
Timers	General-purpose	7					
	Advanced-control	1					
Communication interfaces	SPI/ I^2S	3/2 (full duplex)		4/2 (full duplex)	3/2 (full duplex)		4/2 (full duplex)
	I^2C	3					
	USART	3					
	SDIO	-	1		-	1	
USB OTG FS		1					
GPIOs		36	50	81	36	50	81
12-bit ADC Number of channels		1					
		10	16		10	16	
Maximum CPU frequency		84 MHz					
Operating voltage		1.7 to 3.6 V					
Operating temperatures		Ambient temperatures: –40 to +85 °C/–40 to +105 °C					
		Junction temperature: –40 to + 125 °C					
Package		WLCSP49 UFQFPN48	LQFP64	UFBGA100 LQFP100	WLCSP49 UFQFPN48	LQFP64	UFBGA100 LQFP100

2.1 兼容STM32F4系列

STM32F401xD/xE是完全软件和功能兼容STM32F4系列(STM32F42x, STM32F43x, STM32F41x, STM32F405和STM32F407)

STM32F401xD/xE可以作为其他STM32F4产品的直接替代品，但必须在PCB板上进行一些轻微的更改。

图1所示。LQFP100封装的兼容板设计



图2。LQFP64封装的兼容板设计



图3。STM32F401xD/xE框图



1. The timers connected to APB2 are clocked from TIMxCLK up to 84 MHz, while the timers connected to APB1 are clocked from TIMxCLK up to 42 MHz.

3 功能概述

3.1 ARM®Cortex®-M4与FPU核心，嵌入式闪存和SRAM

ARM®Cortex®-M4与FPU处理器是最新一代用于嵌入式系统的ARM处理器。它的开发旨在提供满足MCU实现需求的低成本平台，减少引脚数和低功耗，同时提供出色的计算性能和对中断的高级响应。

ARM®Cortex®-M4与FPU 32位RISC处理器具有卓越的代码效率，在通常与8位和16位设备相关的内存大小中提供ARM核心预期的高性能。该处理器支持一组DSP指令，允许高效的信号处理和复杂的算法执行。它的单精度FPU(浮点单元)通过使用元语言开发工具加速了软件开发，同时避免了饱和。

STM32F401xD/xE器件与所有ARM工具和软件兼容。

图3显示了STM32F401xD/xE的总体框图。

注意: *Cortex®-M4与FPU是二进制兼容的Cortex®-M3。*

3.2 自适应实时内存加速器(ART加速器™)

ART加速器™是一款内存加速器，针对STM32行业标准ARM®Cortex®-M4与FPU处理器进行了优化。它平衡了ARM®Cortex®-M4与FPU的固有性能优势，而不是闪存技术，通常需要处理器等待更高频率的闪存。

为了在此频率下释放处理器完整的105 DMIPS性能，加速器实现了指令预取队列和分支缓存，从而提高了128位闪存的程序执行速度。基于CoreMark基准测试，由于ART加速器实现的性能相当于在CPU频率高达84 MHz的情况下从闪存执行0等待状态程序。

3.3 内存保护单元

MPU (memory protection unit)用于管理CPU对内存的访问，防止某个任务意外损坏其他活动任务使用的内存或资源。这个内存区域被组织成多达8个保护区域，这些保护区域又可以被分成8个子区域。保护区的大小在32字节到整个4gb的可寻址内存之间。

MPU对于需要保护某些关键代码或认证代码以防止其他任务的不当行为的应用程序特别有用。它通常由RTOS(实时操作系统)管理。如果一个程序访问了MPU禁止的内存位置，RTOS可以检测到它并采取行动。在RTOS环境中，内核可以根据要执行的进程动态更新MPU区域设置。

MPU是可选的，可以绕过不需要它的应用程序。

3.4 嵌入式闪存

该设备嵌入了512千字节的闪存，可用于存储程序和数据。

3.5 CRC(循环冗余校验)计算单元

CRC(循环冗余校验)计算单元用于从一个32位数据字和一个固定的生成多项式中得到一个CRC码。

在其他应用中，基于crc的技术用于验证数据传输或存储的完整性。在EN/IEC 60335-1标准范围内，它们提供了一种验证闪存完整性的方法。CRC计算单元帮助在运行时计算软件签名，以便与在链接时生成并存储在给定内存位置的参考签名进行比较。

3.6 嵌入式SRAM

所有设备嵌入:

· 96千字节的系统SRAM，可以访问(读/写)在CPU时钟速度与0等待状态

3.7 Multi-AHB总线矩阵

32位多AHB总线矩阵将所有主设备(CPU、dma)和从设备(闪存、RAM、AHB和APB外设)连接起来，即使在多个高速外设同时工作时，也能确保无缝高效的运行。

图4。多ahb矩阵



3.8 DMA控制器(DMA)

该设备具有两个通用双端口dma (DMA1和DMA2)，每个端口8个流。它们能够管理内存到内存、外设到内存和内存到外设的传输。它们具有用于APB/AHB外设的专用fifo，支持突发传输，旨在提供最大的外设带宽(AHB/APB)。

这两个DMA控制器支持循环缓冲区管理，因此当控制器到达缓冲区的末端时不需要特定的代码。两个DMA控制器还具有双重缓冲功能，可以自动使用和切换两个内存缓冲区，而不需要任何特殊代码。

每个流连接到专用硬件DMA请求，支持每个流的软件触发。配置由软件完成，源和目的之间的传输大小是独立的。

DMA可以与主要外设一起使用:

- SPI和I2S
- I2C
- USART
- 通用、基本和高级控制定时器TIMx
- SD/SDIO/MMC主机接口
- ADC

3.9 嵌套矢量中断控制器(NVIC)

该设备嵌入了一个嵌套的矢量中断控制器，能够管理16个优先级级别，并处理多达62个可屏蔽中断通道以及带FPU的Cortex®-M4的16条中断线。

· 紧密耦合的NVIC提供低延迟中断处理
· 中断入口向量表地址直接传递到核心
允许中断的早期处理
· 处理延迟到达的高优先级中断
· 支持尾链
· 处理器状态自动保存
中断入口在中断退出时恢复，没有指令开销

这个硬件块提供了灵活的中断管理功能和最小的中断延迟。

3.10 外部中断/事件控制器(EXTI)

外部中断/事件控制器由21条边缘检测器线组成，用于生成中断/事件请求。每条线都可以独立配置以选择触发事件(上升沿，下降沿，两者都有)，并且可以独立屏蔽。暂挂寄存器维护中断请求的状态。EXTI可以检测脉冲宽度小于内部APB2时钟周期的外部线路。16条外部中断线最多可以连接81个gpio。

3.11 时钟和启动

复位时，16 MHz内部RC振荡器被选为默认CPU时钟。16 MHz内部RC振荡器在出厂时经过修整，在25°C时提供1%的精度。然后，应用程序可以选择RC振荡器或外部4-26 MHz时钟源作为系统时钟。这个时钟可以监控故障。如果检测到故障，系统自动切换回内部RC振荡器，并产生软件中断(如果启用)。该时钟源输入到PLL，从而允许增加频率高达84 MHz。同样，PLL时钟入口的完全中断管理在必要时可用(例如，如果间接使用的外部振荡器失败)。

几个预分频器允许配置两个AHB总线，高速APB (APB2)和低速APB (APB1)域。两个AHB总线的最大频率为84 MHz，高速APB域的最大频率为84 MHz。低速APB域允许的最大频率为42 MHz。

该器件嵌入了一个专用的锁相环(PLLI2S)，可实现音频级性能。在这种情况下，I2S主时钟可以产生从8 kHz到192 kHz的所有标准采样频率。

3.12 引导模式

启动时，引导引脚用于从三种启动选项中选择一种:

- 从用户Flash启动
- 从系统内存启动
- 从嵌入式SRAM启动

引导加载程序位于系统内存中。它用于通过DFU(设备固件升级)使用USART1(PA9/10), USART2(PD5/6)，设备模式下的USB OTG FS (PA11/12)， I2C1(PB6/7)， I2C2(PB10/3)， I2C3 (PA8/PB4)， SPI1(PA4/5/6/7)， SPI2(PB12/13/14/15)或SPI3(PA15, PC10/11/12)来重新编程闪存。

有关引导加载程序的更多详细信息，请参阅应用说明:AN2606, *STM32™微控制器系统内存引导模式*。

3.13 电源方案

- VDD = 1.7 ~ 3.6 V:关闭内部监控(POR/PDR)，通过VDD引脚向外部提供I/ o电源。需要使用连接到VDD和PDR_ON引脚的外部电源管理器。
- VDD = 1.8 ~ 3.6 V:外部电源用于I/ o输出和内部稳压器(当使能时)，通过VDD引脚对外提供。
- VSSA, VDDA = 1.7至3.6 V:用于ADC，复位块，rc和锁相环的外部模拟电源。VDDA和VSSA必须通过解耦技术分别连接到VDD和VSS。
- VBAT = 1.65至3.6 V:当VDD不存在时，为RTC，外部时钟32 kHz振荡器和备用寄存器(通过电源开关)供电。

详见*图18:电源*方案。

3.14 供电主管

3.14.1 内部复位ON

此功能可用于VDD工作电压范围1.8 V至3.6 V。

保持PDR_ON高位使能内部电源管理器。
该器件具有集成的上电复位(POR) /下电复位(PDR)电路以及断电复位(BOR)电路。在上电时，POR始终处于活动状态，并确保从1.8 V开始正常运行。在达到1.8 V POR阈值水平后，启动选项字节加载过程，以确认或修改默认阈值，或永久禁用BOR。三个BOR阈值通过选项字节可用。

当VDD低于指定阈值(VPOR/PDR或VBOR)时，设备保持复位模式，不需要外部复位电路。

该器件还具有嵌入式可编程电压检测器(PVD)，可监视VDD/VDDA电源，并将其与VPVD阈值进行比较。当VDD/VDDA低于VPVD阈值和/或VDD/VDDA高于VPVD阈值时，会产生中断。然后中断服务程序可以生成警告消息和/或使MCU进入安全状态。PVD通过软件使能。

3.14.2 内部复位OFF

此功能仅适用于具有PDR_ON引脚的封装。通过将PDR_ON引脚置低来关闭内部上电复位(POR) /下电复位(PDR)电路。

外部电源监控器应该监控VDD，只要VDD低于指定的阈值，就应该保持设备处于复位模式。PDR_ON应该连接到这个外部电源监视器。参考*图5:电源监控器与内部复位OFF互连*。

图5。电源监控器与内部复位OFF互连(1)



1. The PRD ON pin is only available in the WLCSP49 and UFBGA100 packages.

VDD指定的阈值为1.7 V，低于该阈值设备必须在复位状态下维持(见*图6)*。

一套全面的省电模式，可以设计低功耗应用。

当内部复位为OFF时，不再支持以下集成特性:

· 集成上电复位(POR) /下电复位(PDR)电路关闭。
· 断电复位(BOR)电路必须关闭。
· 嵌入式可编程电压检测器(PVD)被禁用。
· VBAT功能不再可用，VBAT引脚应连接到VDD。

图6。PDR_ON控制与内部复位OFF



3.15 电压调节器

稳压器有四种工作模式:

- 监管机构在
  -主调节器模式(MR)
  -低功率调节器(LPR)
  —下电调节器OFF
-

3.15.1 监管机构在

在嵌入BYPASS_REG引脚的封装上，通过保持BYPASS_REG低电平来启用稳压器。在所有其他包上，稳压器始终启用。

当稳压器开启时，有三种由软件配置的电源模式:

· MR用于标称调节模式(在运行中具有不同的电压缩放)在主调节模式(MR模式)中，提供不同的电压缩放以达到最大频率和动态功耗之间的最佳折衷。

· LPR用于停止模式

当进入停止模式时，LP调节器模式由软件配置。

· 待机模式下下电。

进入待机模式后，下电模式才会被激活。稳压器输出高阻抗，内核电路断电，诱导零消耗。寄存器和SRAM的内容丢失。

根据封装的不同，应在VCAP_1和VCAP_2引脚上连接一个或两个外部陶瓷电容器。VCAP_2引脚仅适用于LQFP100和UFBGA100封装。

所有封装都具有稳压器ON功能。

3.15.2 稳压器OFF

稳压器OFF仅在UFBGA100上可用，其具有BYPASS_REG引脚。通过保持BYPASS_REG高位来禁用调节器。稳压器OFF模式允许通过VCAP_1和VCAP_2引脚向外部提供V12电压源。

由于内部电压缩放不在内部管理，外部电压值必须与目标最大频率对齐。参见*表14:一般工作条件。*

应将两个2.2µF VCAP陶瓷电容器替换为两个100nf去耦电容器。参考*图18:供电方案。*

当稳压器OFF时，对V12不再进行内部监控。逻辑电源域的V12应采用外部电源监控器监控。PA0引脚应用于此目的，并作为V12电源域上电复位。

在稳压器OFF模式下，不支持以下功能:

· PA0不能用作GPIO引脚，因为它允许重置V12逻辑电源域的一部分，该部分未被NRST引脚重置。

· 只要PA0保持低电平，上电复位时调试模式不能使用。因此，如果需要重置或预重置下的调试连接，则必须分别管理PA0和NRST引脚。

图7。稳压器OFF



必须遵守以下条件:

- VDD应始终高于VCAP_1和VCAP_2，以避免功率域之间的电流注入。
- 如果VCAP_1和VCAP_2达到V12最小值的时间比VDD达到1.7 V的时间快，则PA0应保持低，以同时满足两种情况:直到VCAP_1和VCAP_2达到V12最小值，直到VDD达到1.7 V (见*图8)*。
- 否则，如果VCAP_1和VCAP_2达到V12最小值的时间比VDD达到1.7 V的时间要慢，那么PA0可以从外部断言为低(见*图9)*。
- 如果VCAP_1和VCAP_2低于V12最小值且VDD高于1.7 V，则必须在PA0引脚上断言复位。

注意: *V12的最小值取决于应用中目标的最大频率*

图8。稳压器启动OFF:VCAP_1/VCAP_2稳定后，缓慢的VDD斜率-下电复位上升



1. 无论内部复位模式(ON或OFF)如何，这个数字都是有效的。

图9。稳压器OFF模式启动:在VCAP_1/VCAP_2稳定之前，快速VDD斜率-下电复位上升



1. 无论内部复位模式(ON或OFF)如何，这个数字都是有效的。

3.15.3 稳压器开/OFF和内部电源监控可用性

表3。稳压器开/OFF和内部电源监控可用性

Package	Regulator ON	Regulator OFF	Power supply supervisor ON	Power supply supervisor OFF
UFQFPN48	Yes	No	Yes	No
WLCSP49	Yes	No	Yes PDR_ON set to VDD	Yes PDR_ON external control(1)
LQFP64	Yes	No	Yes	No
LQFP100	Yes	No	Yes	No
UFBGA100	Yes BYPASS_REG set to VSS	Yes BYPASS_REG set to VDD	Yes PDR_ON set to VDD	Yes PDR_ON external control (1)

1. 参见*第3.14节:电源主管*

3.16 实时时钟(RTC)和备份寄存器

备份域包括:

- 实时时钟(RTC)
- 20个备份寄存器

实时时钟(RTC)是一个独立的BCD定时器/计数器。专用寄存器以BCD(二进制编码的十进制)格式包含秒、分、小时(12/24小时)、星期、日期、月、年。自动执行每月28、29(闰年)、30和31天的校正。RTC具有参考时钟检测功能，更精确的秒源时钟(50或60 Hz)可用于提高日历精度。RTC提供了一个可编程的警报和可编程的周期性中断，从停止和待机模式唤醒。分秒值也有二进制格式。

它的时钟由32.768 kHz外部晶体，谐振器或振荡器，内部低功率RC振荡器或高速外部时钟除以128。内部低速RC具有32kHz的典型频率。RTC可以使用外部512 Hz输出进行校准，以补偿任何天然石英偏差。

两个报警寄存器用于在特定时间产生报警，日历字段可以独立屏蔽以进行报警比较。为了产生周期性中断，可提供具有可编程分辨率的16位可编程二进制自动重载下行计数器，并允许从每120µs到每36小时自动唤醒和周期性警报。

时间基准时钟采用20位预分频器。默认配置为从32.768 kHz的时钟生成1秒的时基。

备份寄存器是32位寄存器，用于在VDD电源不存在时存储80字节的用户应用程序数据。备份寄存器不会被系统、电源复位或设备从待机模式唤醒时重置(参见*3.17节:低功耗模式)*。

额外的32位寄存器包含可编程的报警子秒、秒、分、小时、日和日期。

RTC和备用寄存器通过一个开关供电，该开关要么从VDD电源供电，要么从VBAT引脚供电。

3.17 低功耗模式

器件支持三种低功耗模式，以实现低功耗、短启动时间和可用唤醒源之间的最佳折衷:

- **睡眠模式**

  休眠模式下，只有CPU处于休眠状态。当中断/事件发生时，所有外设继续运行并可以唤醒CPU。

- **停止模式**

  停止模式达到最低的功耗，同时保留SRAM和寄存器的内容。1.2 V域中的所有时钟都停止，PLL、HSI RC和HSE晶体振荡器被禁用。稳压器也可以置于正常或低功耗模式。

  设备可以通过任何EXTI线从停止模式中唤醒(EXTI线源可以是16条外部线之一，PVD输出，RTC警报/唤醒/篡改/时间戳事件)。

- **待机模式**

  待机模式用于实现最低的功耗。关闭内部稳压器，使整个1.2 V域断电。PLL、HSI RC和HSE晶体振荡器也关闭。进入Standby模式后，除了选择备份域中的寄存器外，SRAM和寄存器的内容都会丢失。

  当发生外部复位(NRST引脚)、IWDG复位、WKUP引脚上升沿或RTC告警/唤醒/篡改/时间戳事件时，设备退出待机模式。

  当旁路嵌入式稳压器，1.2 V域由外部电源控制时，不支持待机模式。

3.18 VBAT操作

VBAT引脚允许从外部电池、外部超级电容或在没有外部电池和外部超级电容时从VDD为设备VBAT域供电。

当VDD不存在时，激活VBAT操作。

VBAT引脚提供RTC和备份寄存器。

注意: *当微控制器从VBAT供电时,外部中断和RTC报警/事件不会退出VBAT操作。当PDR_ON引脚未连接到VDD(内部复位OFF)时,VBAT功能不再可用,VBAT引脚应连接到VDD。*

3.19 定时器和看门狗

该设备嵌入了一个高级控制计时器、七个通用计时器和两个看门狗计时器。

所有定时器计数器都可以在调试模式下冻结。

表4比较了高级控制定时器和通用定时器的特点。

表4。定时器功能对比

Timer type	Timer	Counter resolution	Counter type	Prescaler factor	DMA request generation	Capture/ compare channels	Complementary output	Max. interface clock (MHz)	Max. timer clock (MHz)
Advanced-control	TIM1	16-bit	Up, Down, Up/down	Any integer between 1 and 65536	Yes	4	Yes	84	84
General purpose	TIM2, TIM5	32-bit	Up, Down, Up/down	Any integer between 1 and 65536	Yes	4	No	42	84
	TIM3, TIM4	16-bit	Up, Down, Up/down	Any integer between 1 and 65536	Yes	4	No	42	84
	TIM9	16-bit	Up	Any integer between 1 and 65536	No	2	No	84	84
	TIM10, TIM11	16-bit	Up	Any integer between 1 and 65536	No	1	No	84	84

3.19.1 先进控制定时器(TIM1)

高级控制定时器(TIM1)可以看作是在4个独立通道上复用的三相PWM发生器。它具有可编程插入死区时间的互补PWM输出。它也可以被认为是一个完整的通用定时器。它的4个独立通道可用于:

- 输入捕获
- 输出比较
- PWM产生(边缘或中心对齐模式)
- 单脉冲模式输出

如果配置为标准的16位计时器，它具有与通用TIMx计时器相同的特性。如果配置为16位PWM发生器，则具有全调制能力(0-100%)。

高级控制计时器可以通过timer Link功能与TIMx计时器一起工作，以实现同步或事件链。
TIM1支持独立的DMA请求生成。

3.19.2 通用定时器(TIMx)

在STM32F401xD/xE中嵌入了七个可同步的通用计时器(参见*表4*了解差异)。

- **TIM2, TIM3, TIM4, TIM5**
  STM32F401xD/xE器件是4个功能齐全的通用定时器:TIM2、TIM5、TIM3和TIM4。TIM2和TIM5定时器基于一个32位的自动加载上下计数器和一个16位的预分频器。TIM3和TIM4定时器基于一个16位的自动加载上行/下行计数器和一个16位的预分频器。它们都具有四个独立的通道，用于输入捕获/输出比较，PWM或单脉冲模式输出。这提供了多达15个输入捕获/输出比较/ pwm。

  TIM2、TIM3、TIM4、TIM5通用计时器可以一起工作，也可以通过Timer Link功能与其他通用计时器和高级控制计时器TIM1和TIM8一起工作，用于同步或事件链。

  这些通用定时器中的任何一个都可以用来产生PWM输出。TIM2、TIM3、TIM4、TIM5都有独立的DMA请求生成。它们能够处理正交(增量)编码器信号和1到4个霍尔效应传感器的数字输出。

- **TIM9, TIM10和TIM11**

  这些计时器是基于一个16位自动加载计数器和一个16位预分频器。TIM10和TIM11具有一个独立通道，而TIM9具有两个独立通道，用于输入捕获/输出比较，PWM或单脉冲模式输出。它们可以与TIM2、TIM3、TIM4、TIM5全功能通用定时器同步。它们也可以作为简单的时间基准。

3.19.3 独立监察机构

独立看门狗基于12位下行计数器和8位预分频器。它的时钟来自一个独立的32 kHz内部RC，因为它独立于主时钟运行，它可以在停止和待机模式下运行。它既可以用作看门狗，在出现问题时复位设备，也可以用作应用程序超时管理的自由运行计时器。它可以通过选项字节进行硬件或软件配置。

3.19.4 窗口看门狗

窗口看门狗基于一个7位下行计数器，可以设置为自由运行。它可以作为看门狗，在出现问题时复位设备。它的时钟来自主时钟。它具有预警中断能力，计数器可以在调试模式下冻结。

3.19.5 SysTick计时器

这个定时器是专用于实时操作系统的，但也可以作为标准下行计数器使用。它的特点:

- 一个24位下行计数器
  Autoreload能力
- 可屏蔽的系统中断产生时，计数器达到0可编程时钟源。

3.20 内部集成电路接口(I2C)

多达三个I2C总线接口可以在多主和从模式下操作。它们可以支持标准(高达100 kHz)和快速(高达400 kHz)模式。I2C总线频率可以增加到1mhz。有关完整解决方案的详细信息，请联系您当地的ST销售代表。他们还支持7/10位寻址模式和7位双寻址模式(作为从机)。嵌入了一个硬件CRC生成/验证。

它们可以通过DMA提供服务，并且支持SMBus 2.0/PMBus。

这些器件还包括可编程模拟和数字噪声滤波器(见*表5)*。

表5所示。I2C模拟滤波器和数字滤波器的比较

	Analog filter	Digital filter
Pulse width of suppressed spikes	≥ 50 ns	Programmable length from 1 to 15 I2C peripheral clocks

3.21 通用同步/异步接收发射机(USART)

该设备嵌入三个通用同步/异步接收器发射器(USART1, USART2和USART6)。

这三个接口提供异步通信、IrDA SIR ENDEC支持、多处理器通信模式、单线半双工通信模式，并具有LIN Master/Slave能力。USART1和USART6接口能够以高达10.5 Mbit/s的速度进行通信。USART2接口的通信速率高达5.25 bit/s。

USART1和USART2还提供CTS和RTS信号的硬件管理，智能卡模式(ISO 7816兼容)和类似spi的通信能力。所有接口都可以由DMA控制器提供服务。

表6所示。USART特征比较

USART name	Standard features	Modem (RTS/CTS)	LIN	SPI master	irDA	Smartcard (ISO 7816)	Max. baud rate in Mbit/s (oversampling by 16)	Max. baud rate in Mbit/s (oversampling by 8)	APB mapping
USART1	X	X	X	X	X	X	5.25	10.5	APB2 (max. 84 MHz)
USART2	X	X	X	X	X	X	2.62	5.25	APB1 (max. 42 MHz)
USART6	X	N.A	X	X	X	X	5.25	10.5	APB2 (max. 84 MHz)

3.22 串行外设接口(SPI)

该设备在全双工和单工通信模式下具有多达四个从和主模式的spi。SPI1和SPI4的通信速率最高可达42mbit /s, SPI2和SPI3的通信速率最高可达21mbit /s。3位预分频器给出8个主模式频率，帧可配置为8位或16位。硬件CRC生成/校验支持基本的SD卡/MMC模式。所有spi都可以由DMA控制器提供服务。

SPI接口可以配置为在TI模式下运行，用于主模式和从模式下的通信。

3.23 内部集成声音(I2S)

提供两个标准I2S接口(可与SPI2和SPI3多路复用)。它们可以在主模式或从模式下工作，在全双工和单工通信模式下工作，并且可以配置为以16-/32位分辨率作为输入或输出通道进行操作。音频采样频率从8 kHz到192 kHz的支持。当任意一个或两个I2S接口配置为主模式时，主时钟可以以256倍采样频率输出到外部DAC/CODEC。

所有I2Sx都可以由DMA控制器提供服务。

3.24 音频锁相环(PLLI2S)

该器件具有用于音频I2S应用的额外专用PLL。它允许在不影响CPU性能的情况下实现无错误的I2S采样时钟精度。

可以修改PLLI2S配置来管理I2S采样率的变化，而不禁用CPU使用的主PLL (PLL)。

音频PLL可以用非常低的误差编程，以获得从8 kHz到192 kHz的采样率。

除了音频PLL外，主时钟输入引脚可用于与外部PLL(或编解码器输出)同步I2S流。

3.25 安全数字输入/输出接口(SDIO)

可提供SD/SDIO/MMC主机接口，支持MultiMediaCard系统规范版本4.2的三种不同的数据总线模式:1位(默认)，4位和8位。
该接口支持高达48mhz的数据传输，符合SD存储卡规范版本2.0。

SDIO卡规范版本2.0也支持两种不同的数据总线模式:1位(默认)和4位。

当前版本在任何时候只支持一张SD/SDIO/MMC4.2卡和MMC4.1或以前的堆栈。

除SD/SDIO/MMC外，该接口完全符合CE-ATA数字协议Rev1.1。

3.26 通用串行总线运行全速(OTG_FS)

该设备嵌入一个USB OTG全速设备/主机/OTG外设与集成收发器。USB OTG FS外设符合USB 2.0规范和OTG 1.0规范。它具有软件可配置的端点设置，并支持挂起/恢复。USB OTG全速控制器需要一个专用的48 MHz时钟，由连接到HSE振荡器的锁相环产生。主要特点有:

· 结合Rx和Tx FIFO大小320 ×35位与动态FIFO大小
· 支持会话请求协议(SRP)和主机协商协议(HNP)
· 4个双向端点
· 8个主机通道，支持周期性输出
· 内部HNP/SNP/IP(不需要任何外部电阻)
· 对于OTG/主机模式，如果连接总线供电的设备，则需要电源开关

3.27 通用输入/输出(gpio)

每个GPIO引脚都可以通过软件配置为输出(推挽或开漏，带或不带上拉或下拉)，输入(浮动，带或不带上拉或下拉)或外设备用功能。大多数GPIO引脚与数字或模拟替代功能共享。所有gpio都具有大电流能力，并具有速度选择，以更好地管理内部噪声，功耗和电磁发射。

如果需要，可以按照特定的顺序锁定I/O配置，以避免对I/O寄存器进行虚假写入。

快速I/O处理允许最大I/O切换高达84 MHz。

3.28 模数转换器(ADC)

一个12位模数转换器嵌入并共享多达16个外部通道，在单镜头或扫描模式下执行转换。在扫描模式下，对选定的一组模拟输入进行自动转换。

ADC可以由DMA控制器提供服务。模拟看门狗功能允许非常精确地监测一个，一些或所有选定通道的转换电压。当转换电压超出程序设定的阈值时，就会产生中断。

为了同步A/D转换和定时器，adc可以由TIM1、TIM2、TIM3、TIM4或TIM5定时器中的任何一个触发。

3.29 温度传感器

温度传感器必须产生一个随温度线性变化的电压。转换范围在1.7 V到3.6 V之间。温度传感器内部连接ADC_IN16输入通道，用于将传感器输出电压转换为数字值。更多信息请参考参考手册。

由于温度传感器的偏移量因工艺变化而因芯片而异，因此内部温度传感器主要适用于检测温度变化而非绝对温度的应用。如果需要精确的温度读数，那么应该使用外部温度传感器部分。

3.30 串口线JTAG调试口(SWJ-DP)

ARM SWJ-DP接口是嵌入式的，它是一个JTAG和串行线调试端口的组合，可以将串行线调试或JTAG探针连接到目标。
调试只使用2个引脚而不是JTAG要求的5个引脚(JTAG引脚可以作为具有替代功能的GPIO重新使用):JTAG TMS和TCK引脚分别与SWDIO和SWCLK共享，并且TMS引脚上的特定序列用于在JTAG- dp和SW-DP之间切换。

3.31 嵌入式跟踪Macrocell™

ARM嵌入式跟踪Macrocell通过将压缩数据以非常高的速率从STM32F401xD/xE通过少量ETM引脚传输到外部硬件跟踪端口分析仪(TPA)设备，为CPU核心内部的指令和数据流提供了更大的可见性。TPA连接到主机使用任何高速通道可用。实时指令和数据流活动可以被记录下来，然后格式化，以便在运行调试软件的主机上显示。TPA硬件可以从公共开发工具供应商处获得。

嵌入式跟踪Macrocell与第三方调试软件工具一起操作。

4 引脚和引脚描述

图10。STM32F401xD/xE WLCSP49引脚



1. 上图为包凹凸面。

Figure 11. STM32F401xD/xE UFQFPN48 pinout



1. 上图为包装俯视图。

Figure 12. STM32F401xD/xE LQFP64 pinout



1. 上图为包装俯视图。

Figure 13. STM32F401xD/xE LQFP100 pinout



1. 上图为包装俯视图。

Figure 14. STM32F401xD/xE UFBGA100 pinout



1. 此图为包装俯视图

表7所示。引脚表中使用的图例/缩写

Name	Abbreviation	Definition
Pin name	Unless otherwise specified in brackets below the pin name, the pin function during and after reset is the same as the actual pin name	
Pin type	S	Supply pin
	I	Input only pin
	I/O	Input/ output pin
I/O structure	FT	5 V tolerant I/O
	B	Dedicated BOOT0 pin
	NRST	Bidirectional reset pin with embedded weak pull-up resistor
Notes	Unless otherwise specified by a note, all I/Os are set as floating inputs during and after reset	
Alternate functions	Functions selected through GPIOx_AFR registers	
Additional functions	Functions directly selected/enabled through peripheral registers	

表8所示。STM32F401xD/xE引脚定义

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
-	-	-	1	B2	PE2	I/O	FT	-	SPI4_SCK, TRACECLK, EVENTOUT	-
-	-	-	2	A1	PE3	I/O	FT	-	TRACED0, EVENTOUT	-
-	-	-	3	B1	PE4	I/O	FT	-	SPI4_NSS, TRACED1, EVENTOUT	-
-	-	-	4	C2	PE5	I/O	FT	-	SPI4_MISO, TIM9_CH1, TRACED2, EVENTOUT	-
-	-	-	5	D2	PE6	I/O	FT	-	SPI4_MOSI, TIM9_CH2, TRACED3, EVENTOUT	-
-	-	-	-	D3	VSS	S	-	-	-	-
-	-	-	-	C4	VDD	S	-	-	-	-
1	B7	1	6	E2	VBAT	S	-	-	-	-
2	D5	2	7	C1	PC13	I/O	FT	(2) (3)	EVENTOUT,	RTC_TAMP1, RTC_OUT, RTC_TS

表8所示。STM32F401xD/xE引脚定义(续)

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
3	C7	3	8	D1	PC14-OSC32_IN (PC14)	I/O	FT	(2) (3) (4)	EVENTOUT	OSC32_IN
4	C6	4	9	E1	PC15-OSC32_OUT (PC15)	I/O	FT	(2) (3) (4)	EVENTOUT	OSC32_OUT
-	-	-	10	F2	VSS	S	-	-	-	-
-	-	-	11	G2	VDD	S	-	-	-	-
5	D7	5	12	F1	PH0-OSC_IN (PH0)	I/O	FT	(4)	EVENTOUT	OSC_IN
6	D6	6	13	G1	PH1-OSC_OUT (PH1)	I/O	FT	(4)	EVENTOUT	OSC_OUT
7	E7	7	14	H2	NRST	I/O	FT	-	EVENTOUT	-
-	-	8	15	H1	PC0	I/O	FT	-	EVENTOUT	ADC1_IN10
-	-	9	16	J2	PC1	I/O	FT	-	EVENTOUT	ADC1_IN11
-	-	10	17	J3	PC2	I/O	FT	-	SPI2_MISO, I2S2ext_SD, EVENTOUT	ADC1_IN12
-	-	11	18	K2	PC3	I/O	FT	-	SPI2_MOSI/I2S2_SD, EVENTOUT	ADC1_IN13
-	-	-	19	-	VDD	S	-	-	-	-
8	E6	12	20	-	VSSA/VREF-	S	-	-	-	-
-	-	-	-	J1	VSSA	S	-	-	-	-
-	-	-	-	K1	VREF-	S	-	-	-	-
9	-	13	-	-	VDDA/VREF+	S	-	-	-	-
-	-	-	21	L1	VREF+	S	-	-	-	-
-	F7	-	22	M1	VDDA	S	-	-	-	-
10	F6	14	23	L2	PA0	I/O	FT	(5)	USART2_CTS, TIM2_CH1/TIM2_ETR, TIM5_CH1, EVENTOUT	ADC1_IN0, WKUP
11	G7	15	24	M2	PA1	I/O	FT	-	USART2_RTS, TIM2_CH2, TIM5_CH2, EVENTOUT	ADC1_IN1
12	E5	16	25	K3	PA2	I/O	FT	-	USART2_TX, TIM2_CH3, TIM5_CH3, TIM9_CH1, EVENTOUT	ADC1_IN2

表8所示。STM32F401xD/xE引脚定义(续)

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
13	E4	17	26	L3	PA3	I/O	FT	-	USART2_RX, TIM2_CH4, TIM5_CH4, TIM9_CH2, EVENTOUT	ADC1_IN3
-	-	18	27	-	VSS	S	-	-	-	-
-	-	19	28	-	VDD	S	-	-	-	-
-	-	-	-	E3	BYPASS_ REG	I	FT	-	-	-
14	G6	20	29	M3	PA4	I/O	FT	-	SPI1_NSS, SPI3_NSS/I2S3_WS, USART2_CK, EVENTOUT	ADC1_IN4
15	F5	21	30	K4	PA5	I/O	FT	-	SPI1_SCK, TIM2_CH1/TIM2_ETR, EVENTOUT	ADC1_IN5
16	F4	22	31	L4	PA6	I/O	FT	-	SPI1_MISO, TIM1_BKIN, TIM3_CH1, EVENTOUT	ADC1_IN6
17	F3	23	32	M4	PA7	I/O	FT	-	SPI1_MOSI, TIM1_CH1N, TIM3_CH2, EVENTOUT	ADC1_IN7
-	-	24	33	K5	PC4	I/O	FT	-	EVENTOUT	ADC1_IN14
-	-	25	34	L5	PC5	I/O	FT	-	EVENTOUT	ADC1_IN15
18	G5	26	35	M5	PB0	I/O	FT	-	TIM1_CH2N, TIM3_CH3, EVENTOUT	ADC1_IN8
19	G4	27	36	M6	PB1	I/O	FT	-	TIM1_CH3N, TIM3_CH4, EVENTOUT	ADC1_IN9
20	G3	28	37	L6	PB2	I/O	FT	-	EVENTOUT	BOOT1
-	-	-	38	M7	PE7	I/O	FT	-	TIM1_ETR, EVENTOUT	-
-	-	-	39	L7	PE8	I/O	FT	-	TIM1_CH1N, EVENTOUT	-
-	-	-	40	M8	PE9	I/O	FT	-	TIM1_CH1, EVENTOUT	-
-	-	-	41	L8	PE10	I/O	FT	-	TIM1_CH2N, EVENTOUT	-
-	-	-	42	M9	PE11	I/O	FT	-	SPI4_NSS, TIM1_CH2, EVENTOUT	-
-	-	-	43	L9	PE12	I/O	FT	-	SPI4_SCK, TIM1_CH3N, EVENTOUT	-
-	-	-	44	M10	PE13	I/O	FT	-	SPI4_MISO, TIM1_CH3, EVENTOUT	-

Table 8. STM32F401xD/xE pin definitions (continued)

Pin Number					Pin name (function after reset)[1]	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
-	-	-	45	M11	PE14	I/O	FT	-	SPI4_MOSI, TIM1_CH4, EVENTOUT	-
-	-	-	46	M12	PE15	I/O	FT	-	TIM1_BKIN, EVENTOUT	-
21	E3	29	47	L10	PB10	I/O	FT	-	SPI2_SCK/I2S2_CK, I2C2_SCL, TIM2_CH3, EVENTOUT	-
-	-	-	-	K9	PB11	I/O	FT	-	EVENTOUT	-
22	G2	30	48	L11	VCAP1	S	-	-	-	-
23	D3	31	49	F12	VSS	S	-	-	-	-
24	F2	32	50	G12	VDD	S	-	-	-	-
25	E2	33	51	L12	PB12	I/O	FT	-	SPI2_NSS/I2S2_WS, I2C2_SMBA, TIM1_BKIN, EVENTOUT	-
26	G1	34	52	K12	PB13	I/O	FT	-	SPI2_SCK/I2S2_CK, TIM1_CH1N, EVENTOUT	-
27	F1	35	53	K11	PB14	I/O	FT	-	SPI2_MISO, I2S2ext_SD, TIM1_CH2N, EVENTOUT	-
28	E1	36	54	K10	PB15	I/O	FT	-	SPI2_MOSI/I2S2_SD, TIM1_CH3N, EVENTOUT	RTC_REFIN
-	-	-	55	-	PD8	I/O	FT	-	EVENTOUT	-
-	-	-	56	K8	PD9	I/O	FT	-	EVENTOUT	-
-	-	-	57	J12	PD10	I/O	FT	-	EVENTOUT	-
-	-	-	58	J11	PD11	I/O	FT	-	EVENTOUT	-
-	-	-	59	J10	PD12	I/O	FT	-	TIM4_CH1, EVENTOUT	-
-	-	-	60	H12	PD13	I/O	FT	-	TIM4_CH2, EVENTOUT	-
-	-	-	61	H11	PD14	I/O	FT	-	TIM4_CH3, EVENTOUT	-
-	-	-	62	H10	PD15	I/O	FT	-	TIM4_CH4, EVENTOUT	-
-	-	37	63	E12	PC6	I/O	FT	-	I2S2_MCK, USART6_TX, TIM3_CH1, SDIO_D6, EVENTOUT	-
-	-	38	64	E11	PC7	I/O	FT	-	I2S3_MCK, USART6_RX, TIM3_CH2, SDIO_D7, EVENTOUT	-

表8所示。STM32F401xD/xE引脚定义(续)

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
-	-	39	65	E10	PC8	I/O	FT	-	USART6_CK, TIM3_CH3, SDIO_D0, EVENTOUT	-
-	-	40	66	D12	PC9	I/O	FT	-	I2S_CKIN, I2C3_SDA, TIM3_CH4, SDIO_D1, MCO_2, EVENTOUT	-
29	D1	41	67	D11	PA8	I/O	FT	-	I2C3_SCL, USART1_CK, TIM1_CH1, OTG_FS_SOF, MCO_1, EVENTOUT	-
30	D2	42	68	D10	PA9	I/O	FT	-	I2C3_SMBA, USART1_TX, TIM1_CH2, EVENTOUT	OTG_FS_VBUS
31	C2	43	69	C12	PA10	I/O	FT	-	USART1_RX, TIM1_CH3, OTG_FS_ID, EVENTOUT	-
32	C1	44	70	B12	PA11	I/O	FT	-	USART1_CTS, USART6_TX, TIM1_CH4, OTG_FS_DM, EVENTOUT	-
33	C3	45	71	A12	PA12	I/O	FT	-	USART1_RTS, USART6_RX, TIM1_ETR, OTG_FS_DP, EVENTOUT	-
34	B3	46	72	A11	PA13 (JTMS-SWDIO)	I/O	FT	-	JTMS-SWDIO, EVENTOUT	-
-	-	-	73	C11	VCAP2	S	-	-	-	-
35	B1	47	74	F11	VSS	S	-	-	-	-
36	-	48	75	G11	VDD	S	-	-	-	-
-	B2	-	-	-	VDD	S	-	-	-	-
37	A1	49	76	A10	PA14 (JTCK-SWCLK)	I/O	FT	-	JTCK-SWCLK, EVENTOUT	-
38	A2	50	77	A9	PA15 (JTDI)	I/O	FT	-	JTDI, SPI1_NSS, SPI3_NSS/I2S3_WS, TIM2_CH1/TIM2_ETR, JTDI, EVENTOUT	-
-	-	51	78	B11	PC10	I/O	FT	-	SPI3_SCK/I2S3_CK, SDIO_D2, EVENTOUT	-
-	-	52	79	C10	PC11	I/O	FT	-	I2S3ext_SD, SPI3_MISO, SDIO_D3, EVENTOUT	-
-	-	53	80	B10	PC12	I/O	FT	-	SPI3_MOSI/I2S3_SD, SDIO_CK, EVENTOUT	-
-	-	-	81	C9	PD0	I/O	FT	-	EVENTOUT	-

表8所示。STM32F401xD/xE引脚定义(续)

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
-	-	-	82	B9	PD1	I/O	FT	-	EVENTOUT	-
-	-	54	83	C8	PD2	I/O	FT	-	TIM3_ETR, SDIO_CMD, EVENTOUT	-
-	-	-	84	B8	PD3	I/O	FT	-	SPI2_SCK/I2S2_CK, USART2_CTS, EVENTOUT	-
-	-	-	85	B7	PD4	I/O	FT	-	USART2_RTS, EVENTOUT	-
-	-	-	86	A6	PD5	I/O	FT	-	USART2_TX, EVENTOUT	-
-	-	-	87	B6	PD6	I/O	FT	-	SPI3_MOSI/I2S3_SD, USART2_RX, EVENTOUT	-
-	-	-	88	A5	PD7	I/O	FT	-	USART2_CK, EVENTOUT	-
39	A3	55	89	A8	PB3 (JTDO-SWO)	I/O	FT	-	JTDO-SWO, SPI1_SCK, SPI3_SCK/I2S3_CK, I2C2_SDA, TIM2_CH2, EVENTOUT	-
40	A4	56	90	A7	PB4 (NJTRST)	I/O	FT	-	NJTRST, SPI1_MISO, SPI3_MISO, I2S3ext_SD, I2C3_SDA, TIM3_CH1, EVENTOUT	-
41	B4	57	91	C5	PB5	I/O	FT	-	SPI1_MOSI, SPI3_MOSI/I2S3_SD, I2C1_SMBA, TIM3_CH2, EVENTOUT	-
42	C4	58	92	B5	PB6	I/O	FT	-	I2C1_SCL, USART1_TX, TIM4_CH1, EVENTOUT	-
43	D4	59	93	B4	PB7	I/O	FT	-	I2C1_SDA, USART1_RX, TIM4_CH2, EVENTOUT	-
44	A5	60	94	A4	BOOT0	I	B	-	-	V_{PP}
45	B5	61	95	A3	PB8	I/O	FT	-	I2C1_SCL, TIM4_CH3, TIM10_CH1, SDIO_D4, EVENTOUT	-
46	C5	62	96	B3	PB9	I/O	FT	-	SPI2_NSS/I2S2_WS, I2C1_SDA, TIM4_CH4, TIM11_CH1, SDIO_D5, EVENTOUT	-
-	-	-	97	C3	PE0	I/O	FT	-	TIM4_ETR, EVENTOUT	-
-	-	-	98	A2	PE1	I/O	FT	-	EVENTOUT	-

表8所示。STM32F401xD/xE引脚定义(续)

Pin Number					Pin name (function after reset)(1)	Pin type	I/O structure	Notes	Alternate functions	Additional functions
UQFN48	WLCSP49	LQFP64	LQFP100	UFBGA100						
47	A6	63	99	-	VSS	S	-	-	-	-
-	B6	-	-	H3	PDR_ON	I	FT	-	-	-
48	A7	64	100	-	VDD	S	-	-	-	-

1. 功能可用性取决于所选设备。
2. PC13、PC14和PC15通过电源开关供电。由于开关只吸收有限的电流(3 mA)，因此gpio PC13到PC15在输出模式下的使用是有限的:
   -在最大负载为30pf时，速度不应超过2mhz。
   -这些I/ o不能用作电流源(例如驱动LED)。
3. 第一次备份域上电后的主要功能。之后，它取决于RTC寄存器的内容，即使在重置之后(因为这些寄存器不会被主重置)。有关如何管理这些I/ o的详细信息，请参阅STM32F401xx参考手册中的RTC寄存器描述部分。
4. 除了模拟模式或振荡器模式(适用于PC14, PC15, PH0和PH1)外，FT = 5v公差。
5. 如果设备以UFBGA100交付，并且BYPASS_REG引脚设置为VDD(稳压器关闭/内部复位ON模式)，则使用PA0作为内部复位(活动低电平)

表9所示。交替函数映射

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port A	PA0	-	TIM2_CH1/ TIM2_ETR	TIM5_CH1	-	-	-	-	USART2_ CTS	-	-	-	-	-	-	-	EVENT OUT
	PA1	-	TIM2_CH2	TIM5_CH2	-	-	-	-	USART2_ RTS	-	-	-	-	-	-	-	EVENT OUT
	PA2	-	TIM2_CH3	TIM5_CH3	TIM9_CH1	-	-	-	USART2_ TX	-	-	-	-	-	-	-	EVENT OUT
	PA3	-	TIM2_CH4	TIM5_CH4	TIM9_CH2	-		-	USART2_ RX	-	-	-	-	-	-	-	EVENT OUT
	PA4	-	-	-	-	-	SPI1_NSS	SPI3_NSS/ I2S3_WS	USART2_ CK	-	-	-	-	-	-	-	EVENT OUT
	PA5	-	TIM2_CH1/ TIM2_ETR	-	-	-	SPI1_SCK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA6	-	TIM1_BKIN	TIM3_CH1	-	-	SPI1_ MISO	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA7	-	TIM1_CH1N	TIM3_CH2	-	-	SPI1_ MOSI	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA8	MCO_1	TIM1_CH1	-	-	I2C3_SCL	-	-	USART1_ CK	-	-	OTG_FS_ SOF	-	-	-	-	EVENT OUT
	PA9	-	TIM1_CH2	-	-	I2C3_ SMBA	-	-	USART1_ TX	-	-	OTG_FS_ VBUS	-	-	--	-	EVENT OUT
	PA10	-	TIM1_CH3	-	-	-	-	-	USART1_ RX	-	-	OTG_FS_I D	-	-	-	-	EVENT OUT
	PA11	-	TIM1_CH4	-	-	-	-	-	USART1_ CTS	USART6_ TX	-	OTG_FS_ DM	-	-	-	-	EVENT OUT
	PA12	-	TIM1_ETR	-	-	-	-	-	USART1_ RTS	USART6_ RX	-	OTG_FS_ DP	-	-	-	-	EVENT OUT
	PA13	JTMS_ SWDIO	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA14	JTCK_ SWCLK	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA15	JTDI	TIM2_CH1/ TIM2_ETR	-	-	-	SPI1_NSS	SPI3_NSS/ I2S3_WS	-	-	-	-	-	-	-	-	EVENT OUT

表9所示。交替函数映射(续)

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port B	PB0	-	TIM1_CH2N	TIM3_CH3	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB1	-	TIM1_CH3N	TIM3_CH4	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB3	JTDO-SWO	TIM2_CH2	-	-	-	SPI1_SCK	SPI3_SCK/ I2S3_CK	-	-	I2C2_SDA	-	-	-	-	-	EVENT OUT
	PB4	JTRST	-	TIM3_CH1	-	-	SPI1_ MISO	SPI3_MISO	I2S3ext_SD	-	I2C3_SDA	-	-	-	-	-	EVENT OUT
	PB5	-	-	TIM3_CH2	-	I2C1_ SMBA	SPI1 _MOSI	SPI3_MOSI/ I2S3_SD	-	-	-	-	-	-	-	-	EVENT OUT
	PB6	-	-	TIM4_CH1	-	I2C1_SCL	-	-	USART1_ TX	-	-	-	-	-	-	-	EVENT OUT
	PB7	-	-	TIM4_CH2	-	I2C1_SDA	-	-	USART1_ RX	-	-	-	-	-	-	-	EVENT OUT
	PB8	-	-	TIM4_CH3	TIM10_CH1	I2C1_SCL	-	-	-	-	-	-	-	SDIO_ D4	-	-	EVENT OUT
	PB9	-	-	TIM4_CH4	TIM11_CH1	I2C1_SDA	SPI2_NSS/I 2S2_WS	-	-	-	-	-	-	SDIO_ D5	-	-	EVENT OUT
	PB10	-	TIM2_CH3	-	-	I2C2_SCL	SPI2_SCK/I 2S2_CK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB12	-	TIM1_BKIN	-	-	I2C2_ SMBA	SPI2_NSS/I 2S2_WS	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB13	-	TIM1_CH1N	-	-	-	SPI2_SCK/I 2S2_CK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PB14	-	TIM1_CH2N	-	-	-	SPI2_MISO	I2S2ext_SD	-	-	-	-	-	-	-	-	EVENT OUT
	PB15	RTC_ REFN	TIM1_CH3N	-	-	-	SPI2_MOSI /I2S2_SD	-	-	-	-	-	-	-	-	-	EVENT OUT

表9所示。交替函数映射(续)

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port C	PC0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC2	-	-	-	-	-	SPI2_ MISO	I2S2ext_SD	-	-	-	-	-	-	-	-	EVENT OUT
	PC3	-	-	-	-	-	SPI2_MOSI /I2S2_SD	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC4	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC5	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC6	-	--	TIM3_CH1	-	-	I2S2_MCK	-	-	USART6_ TX	-	-	-	SDIO_ D6	-	-	EVENT OUT
	PC7	-		TIM3_CH2	-	-	-	I2S3_MCK	-	USART6_ RX	-	-	-	SDIO_ D7	-	-	EVENT OUT
	PC8	-	-	TIM3_CH3	-	-	-	-	-	USART6_ CK	-	-	-	SDIO_ D0	-	-	EVENT OUT
	PC9	MCO_2	-	TIM3_CH4	-	I2C3_SDA	I2S_CKIN	-	-	-	-	-	-	SDIO_ D1	-	-	EVENT OUT
	PC10	-	-	-	-	-	-	SPI3_SCK/ I2S3_CK	-	-	-	-	-	SDIO_ D2	-	-	EVENT OUT
	PC11	-	-	-	-	-	I2S3ext_ SD	SPI3_MISO	-	-	-	-	-	SDIO_ D3	-	-	EVENT OUT
	PC12	-	-	-	-	-	-	SPI3_MOSI/ I2S3_SD	-	-	-	-	-	SDIO_ CK	-	-	EVENT OUT
	PC13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PC15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT

表9所示。交替函数映射(续)

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port D	PD0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD2	-	-	TIM3_ETR	-	-	-	-	-	-	-	-	-	SDIO_ CMD	-	-	EVENT OUT
	PD3	-	-	-	-	-	SPI2_SCK/ I2S2_CK	-	USART2_ CTS	--	-	-	-	-	-	-	EVENT OUT
	PD4	-	-	-	-	-	-	-	USART2_ RTS		-	-	-	-	-	-	EVENT OUT
	PD5	-	-	-	-	-	-	-	USART2_ TX	-	-	-	-	-	-	-	EVENT OUT
	PD6	-	-	-	-	-	SPI3_MOSI /I2S3_SD	-	USART2_ RX	-	-	-	-	-	-	-	EVENT OUT
	PD7	-	-	-	-	-	-	-	USART2_ CK	-	-	-	-	-	-	-	EVENT OUT
	PD8	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD12	-	-	TIM4_CH1	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD13	-	-	TIM4_CH2	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD14	-	-	TIM4_CH3	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PD15	-	-	TIM4_CH4	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT

表9所示。交替函数映射(续)

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port E	PE0	-	-	TIM4_ETR	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE1	-	TIM1_CH2N	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE2	TRACECLK	-	-	-	-	SPI4_SCK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE3	TRACED0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE4	TRACED1	-	-	-	-	SPI4_NSS	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE5	TRACED2	-	-	TIM9_CH1	-	SPI4_MISO	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE6	TRACED3	-	-	TIM9_CH2	-	SPI4_MOSI	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE7	-	TIM1_ETR	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE8	-	TIM1_CH1N	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE9	-	TIM1_CH1	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE10	-	TIM1_CH2N	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE11	-	TIM1_CH2	-	-	-	SPI4_NSS	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE12	-	TIM1_CH3N	-	-	-	SPI4_SCK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE13	-	TIM1_CH3	-	-	-	SPI4_MISO	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE14	-	TIM1_CH4	-	-	-	SPI4_MOSI	-	-	-	-	-	-	-	-	-	EVENT OUT
	PE15	-	TIM1_BKIN	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT

表9. 复用功能映射(续)

Table 9. Alternate function mapping (continued)

Port		AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15
		SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO			
Port H	PH0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
	PH1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT

5 内存映射

内存映射如图*15所示*。

图15。内存映射



表10。STM32F401xD寄存器边界地址

Bus	Boundary address	Peripheral
	0xE010 0000 - 0xFFFF FFFF	Reserved
Cortex®-M4	0xE000 0000 - 0xE00F FFFF	Cortex-M4 internal peripherals
	0x5004 0000 - 0xDFFF FFFF	Reserved
AHB2	0x5000 0000 - 0x5003 FFFF	USB OTG FS
AHB1	0x4002 6800 - 0x4FFF FFFF	Reserved
	0x4002 6400 - 0x4002 67FF	DMA2
	0x4002 6000 - 0x4002 63FF	DMA1
	0x4002 5000 - 0x4002 4FFF	Reserved
	0x4002 3C00 - 0x4002 3FFF	Flash interface register
	0x4002 3800 - 0x4002 3BFF	RCC
	0x4002 3400 - 0x4002 37FF	Reserved
	0x4002 3000 - 0x4002 33FF	CRC
	0x4002 2000 - 0x4002 2FFF	Reserved
	0x4002 1C00 - 0x4002 1FFF	GPIOH
	0x4002 1400 - 0x4002 1BFF	Reserved
	0x4002 1000 - 0x4002 13FF	GPIOE
	0x4002 0C00 - 0x4002 0FFF	GPIOD
	0x4002 0800 - 0x4002 0BFF	GPIOC
	0x4002 0400 - 0x4002 07FF	GPIOB
	0x4002 0000 - 0x4002 03FF	GPIOA

表10。STM32F401xD寄存器边界地址(续)

Bus	Boundary address	Peripheral
APB2	0x4001 4C00- 0x4001 FFFF	Reserved
	0x4001 4800 - 0x4001 4BFF	TIM11
	0x4001 4400 - 0x4001 47FF	TIM10
	0x4001 4000 - 0x4001 43FF	TIM9
	0x4001 3C00 - 0x4001 3FFF	EXTI
	0x4001 3800 - 0x4001 3BFF	SYSCFG
	0x4001 3400 - 0x4001 37FF	SPI4/I2S4
	0x4001 3000 - 0x4001 33FF	SPI1
	0x4001 2C00 - 0x4001 2FFF	SDIO
	0x4001 2400 - 0x4001 2BFF	Reserved
	0x4001 2000 - 0x4001 23FF	ADC1
	0x4001 1800 - 0x4001 1FFF	Reserved
	0x4001 1400 - 0x4001 17FF	USART6
	0x4001 1000 - 0x4001 13FF	USART1
	0x4001 0800 - 0x4001 0FFF	Reserved
	0x4001 0400 - 0x4001 07FF	TIM8
	0x4001 0000 - 0x4001 03FF	TIM1
	0x4000 7400 - 0x4000 FFFF	Reserved

Table 10. STM32F401xD register boundary addresses (continued)

Bus	Boundary address	Peripheral
APB1	0x4000 7000 - 0x4000 73FF	PWR
	0x4000 6000 - 0x4000 6FFF	Reserved
	0x4000 5C00 - 0x4000 5FFF	I2C3
	0x4000 5800 - 0x4000 5BFF	I2C2
	0x4000 5400 - 0x4000 57FF	I2C1
	0x4000 4800 - 0x4000 53FF	Reserved
	0x4000 4400 - 0x4000 47FF	USART2
	0x4000 4000 - 0x4000 43FF	I2S3ext
	0x4000 3C00 - 0x4000 3FFF	SPI3 / I2S3
	0x4000 3800 - 0x4000 3BFF	SPI2 / I2S2
	0x4000 3400 - 0x4000 37FF	I2S2ext
	0x4000 3000 - 0x4000 33FF	IWDG
	0x4000 2C00 - 0x4000 2FFF	WWDG
	0x4000 2800 - 0x4000 2BFF	RTC & BKP Registers
	0x4000 1000 - 0x4000 27FF	Reserved
	0x4000 0C00 - 0x4000 0FFF	TIM5
	0x4000 0800 - 0x4000 0BFF	TIM4
	0x4000 0400 - 0x4000 07FF	TIM3
	0x4000 0000 - 0x4000 03FF	TIM2

6 电特性

6.1 参数条件

除非另有说明，所有电压均参考VSS。

6.1.1 最小值和最大值

除非另有规定，在环境温度为TA = 25°C和TA = TAmax(由所选温度范围给出)的100%设备上进行的生产试验中，保证在环境温度、电源电压和频率的最坏条件下的最小值和最大值。

基于表征结果、设计模拟和/或技术特性的数据在表脚注中注明，未在生产中进行测试。基于表征，最小值和最大值指的是样本测试，代表平均值正负三倍标准差(均值±3 σ)。

6.1.2 典型值

除特殊说明外，典型数据为TA = 25°C，VDD = 3.3 V(适用于1.7 V≤VDD≤3.6 V电压范围)。它们仅作为设计指南给出，未进行测试。

典型的ADC精度值是通过在整个温度范围内对标准扩散批次的一批样品进行表征来确定的，其中95%的器件的误差小于或等于所指示的值(平均值±2 σ)。

6.1.3 典型曲线

除非另有说明，所有典型曲线仅作为设计指南给出，不进行测试。

6.1.4 加载电容

用于引脚参数测量的加载条件*如图16所示。*

图16。引脚加载条件



6.1.5 引脚输入电压

图17描述了器件引脚上的输入电压测量。

图17。输入电压测量



6.1.6 供电方案

图18。供电方案



1. 连接PDR_ON引脚，请参见*第3.14节:电源管理器*。
2. 4.7µF陶瓷电容必须连接到其中一个VDD引脚上。
3. VCAP_2垫只在LQFP100和UFBGA100封装上可用。
4. VDDA=VDD, VSSA =VSS。

警告: 每个电源对(VDD/VSS, VDDA/ VSSA…)必须用滤波陶瓷电容器解耦，如上所示。这些电容器必须尽可能靠近或低于PCB底部的适当引脚，以确保设备的良好运行。不建议为了减小PCB尺寸或成本而去除滤波电容。这可能会导致器件的不正确操作。

6.1.7 电流消耗测量

图19所示。当前消耗计量方案



6.2 绝对最大收视率

表11:电压特性、*表12:电流*特性和*表13:热特性*中列出的绝对最大额定值以上的应力可能会对器件造成永久性损坏。这些仅是应力额定值，并不意味着设备在这些条件下的功能操作。长时间暴露在最大额定条件下可能会影响设备的可靠性。

表11所示。电压特性

Symbol	Ratings	Min	Max	Unit
V_{DD}–V_{SS}	External main supply voltage (including V_{DDA}, V_{DD} and V_{BAT})(1)	–0.3	4.0	V
V_{IN}	Input voltage on FT pins(2)	V_{SS}–0.3	V_{DD}+4.0	
	Input voltage on any other pin	V_{SS}–0.3	4.0	
	Input voltage for BOOT0	V_{SS}	9.0	
$\|\Delta V_{DDx}\|$	Variations between different V_{DD} power pins	-	50	mV
$\|V_{SSX} - V_{SS}\|$	Variations between all the different ground pins	-	50	
$V_{ESD(HBM)}$	Electrostatic discharge voltage (human body model)	see *Section 6.3.14: Absolute maximum ratings (electrical sensitivity)*		

1. 所有主电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终在允许的范围内连接到外部电源。

2. VIN最大值一定要始终尊重。最大允许注入电流的数值见*表12*。

表12。目前的特点

Symbol	Ratings	Max.	Unit
ΣI_{VDD}	Total current into sum of all V_{DD_x} power lines (source)(1)	160	mA
ΣI_{VSS}	Total current out of sum of all V_{SS_x} ground lines (sink)(1)	-160	
I_{VDD}	Maximum current into each V_{DD_x} power line (source)(1)	100	
I_{VSS}	Maximum current out of each V_{SS_x} ground line (sink)(1)	-100	
I_{IO}	Output current sunk by any I/O and control pin	25	
	Output current sourced by any I/O and control pin	-25	
ΣI_{IO}	Total output current sunk by sum of all I/O and control pins (2)	120	
	Total output current sourced by sum of all I/Os and control pins(2)	-120	
$I_{INJ(PIN)}$ (3)	Injected current on FT pins (4)	–5/+0	
	Injected current on NRST and B pins (4)		
$\Sigma I_{INJ(PIN)}$	Total injected current (sum of all I/O and control pins)(5)	±25	

1. 所有主电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终在允许的范围内连接到外部电源。
2. 这个电流消耗必须正确地分布在所有I/ o和控制引脚上。总输出电流不能在两个连续的电源引脚之间沉没/来源，这是指高引脚数LQFP封装。
3. 负注入会干扰设备的模拟性能。参见第*6.3.20节:12位ADC特性*。
4. 正注入在这些I/ o上是不可能的，并且在输入电压低于规定的最大值时不会发生。
5. 当多个输入被提交到电流注入时，最大值$\Sigma I_{INJ(PIN)}$是正注入电流和负注入电流的绝对和(瞬时值)。

表13。热特性

Symbol	Ratings	Value	Unit
T_{STG}	Storage temperature range	–65 to +150	°C
T_J	Maximum junction temperature	125	
T_{LEAD}	Maximum lead temperature during soldering (WLCSP49, LQFP64/100, UFQFPN48, UFBGA100)	see note (1)	

1. 符合JEDEC Std J-STD-020D(适用于小体，Sn-Pb或Pb组件)，ST ECOPACK®7191395规范，以及欧洲有害物质限制指令(ROHS指令2011/65/EU, 2011年7月)。

6.3 操作条件

6.3.1 一般工况

表14。一般操作条件

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{HCLK}	Internal AHB clock frequency	Power Scale3: Regulator ON, VOS[1:0] bits in PWR_CR register = 0x01	0	-	60	MHz
		Power Scale2: Regulator ON, VOS[1:0] bits in PWR_CR register = 0x10	0	-	84	
f_{PCLK1}	Internal APB1 clock frequency		0	-	42	
f_{PCLK2}	Internal APB2 clock frequency		0	-	84	
V_{DD}	Standard operating voltage		1.7(1)	-	3.6	V
V_{DDA} (2)(3)	Analog operating voltage (ADC limited to 1.2 M samples)	Must be the same potential as V_{DD}(4)	1.7(1)	-	2.4	
	Analog operating voltage (ADC limited to 2.4 M samples)		2.4	-	3.6	
V_{BAT}	Backup operating voltage		1.65	-	3.6	
V_{12}	Regulator ON: 1.2 V internal voltage on V_{CAP_1}/V_{CAP_2} pins	VOS[1:0] bits in PWR_CR register = 0x01 Max frequency 60 MHz	1.08(5)	1.14	1.20(5)	
		VOS[1:0] bits in PWR_CR register = 0x10 Max frequency 84 MHz	1.20(5)	1.26	1.32(5)	
V_{12}	Regulator OFF: 1.2 V external voltage must be supplied on V_{CAP_1}/V_{CAP_2} pins	Max. frequency 60 MHz.	1.1	1.14	1.2	
		Max. frequency 84 MHz.	1.2	1.26	1.32	
V_{IN}	Input voltage on RST and FT pins(6)	2 V ≤ V_{DD} ≤ 3.6 V	–0.3	-	5.5	
		V_{DD} ≤ 2 V	–0.3	-	5.2	
	Input voltage on BOOT0 pin		0	-	9	
P_D	Maximum allowed package power dissipation for suffix 7(7)	UFQFPN48	-	-	625	mW
		WLCSP49	-	-	392	
		LQFP64	-	-	313	
		LQFP100	-	-	465	
		UFBGA100	-	-	323	

表14。一般操作情况(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
T_A	Ambient temperature for 6 suffix version	Maximum power dissipation	–40	-	85	°C
		Low power dissipation(8)	–40	-	105	
	Ambient temperature for 7 suffix version	Maximum power dissipation	–40	-	105	
		Low power dissipation(8)	–40	-	125	
T_J	Junction temperature range	6 suffix version	–40	-	105	
		7 suffix version	–40	-	125	

1. VDD/VDDA最小值为1.7 V，使用外部电源管理器(参见第*3.14.2节:内部复位OFF)*。

2. 当使用ADC时，请参见*表66:ADC特性*。

3. 如果存在VREF+引脚，则必须符合以下条件:VDDA-VREF+ < 1.2 V。

4. 建议从同一电源为VDD和VDDA供电。在上电和下电操作过程中，VDD和VDDA之间的最大差值可达300 mV。

5. 生产中经过测试保证

6. 为了维持高于VDD+0.3的电压，必须禁用内部的Pull-up和Pull-Down电阻

7. 如果TA较低，只要TJ不超过TJmax，就允许更高的PD值。

8. 在低功耗状态下，只要TJ不超过TJmax, TA可以扩展到这个范围。

表15。特性取决于工作电源范围

Operating power supply range	ADC operation	Maximum Flash memory access frequency with no wait states ($f_{Flashmax}$)	Maximum Flash memory access frequency with wait states (1)(2)	I/O operation	Clock output frequency on I/O pins(3)	Possible Flash memory operations
V_{DD} =1.7 to 2.1 V(4)	Conversion time up to 1.2 Msps	20 MHz(5)	84 MHz with 4 wait states	– No I/O compensation	up to 30 MHz	8-bit erase and program operations only
V_{DD} = 2.1 to 2.4 V	Conversion time up to 1.2 Msps	22 MHz	84 MHz with 3 wait states	– No I/O compensation	up to 30 MHz	16-bit erase and program operations
V_{DD} = 2.4 to 2.7 V	Conversion time up to 2.4 Msps	24 MHz	84 MHz with 3 wait states	– I/O compensation works	up to 48 MHz	16-bit erase and program operations
V_{DD} = 2.7 to 3.6 V(6)	Conversion time up to 2.4 Msps	30 MHz	84 MHz with 2 wait states	– I/O compensation works	– up to 84 MHz when V_{DD} = 3.0 to 3.6 V – up to 48 MHz when V_{DD} = 2.7 to 3.0 V	32-bit erase and program operations

1. 仅适用于从闪存执行代码时。当代码从RAM执行时，不需要等待状态。

2. 由于ART加速器和128位闪存，这里给出的等待状态的数量不会影响闪存的执行速度，因为ART加速器允许实现相当于0等待状态程序执行的性能。

3. 参考频率vs.外部负载。
4. VDD/VDDA最小值为1.7 V，使用外部电源管理器(参见第*3.14.2节:内部复位OFF)*。

5. 无法预取。具体调整性能和功耗请参考AN3430应用说明。

6. USB全速嵌入式PHY的电压范围可降至2.7 V。然而，D-和D+引脚的电气特性会在2.7到3v之间下降。

6.3.2 VCAP1/VCAP2外部电容器

通过将外部电容器CEXT连接到VCAP1和VCAP2引脚来实现主稳压器的稳定。对于仅支持1个VCAP引脚的封装，2个CEXT电容器被单个电容器取代。

表16指定了CEXT。

Figure 20. External capacitor C_{EXT}



1. 图例:ESR为等效串联电阻。

表16所示。VCAP1/VCAP2工作条件(1)

Symbol	Parameter	Conditions
CEXT	Capacitance of external capacitor with available VCAP1 and VCAP2 pins	2.2 µF
ESR	ESR of external capacitor with available VCAP1 and VCAP2 pins	< 2 Ω
CEXT	Capacitance of external capacitor with a single VCAP pin available	4.7 µF
ESR	ESR of external capacitor with a single VCAP pin available	< 1 Ω

1. 当旁路稳压器时，不需要两个2.2µF的VCAP电容器，而应替换为两个100 nF去耦电容器。

6.3.3 上电/下电时的运行条件(稳压器ON)

视TA的一般运作情况而定。

表17所示。上电/下电时的工作条件(稳压器ON)

Symbol	Parameter	Min	Max	Unit
t_{VDD}	V_{DD} rise time rate	20	∞	µs/V
	V_{DD} fall time rate	20	∞	

6.3.4 上/下电时的工作条件(调节器OFF)

视TA的一般运作情况而定。

表18。上/下电(稳压器OFF)工况(1)

Symbol	Parameter	Conditions	Min	Max	Unit
t_{VDD}	V_{DD} rise time rate	Power-up	20	∞	µs/V
	V_{DD} fall time rate	Power-down	20	∞	
t_{VCAP}	V_{CAP_1} and V_{CAP_2} rise time rate	Power-up	20	∞	
	V_{CAP_1} and V_{CAP_2} fall time rate	Power-down	20	∞	

1. 要在掉电时复位内部逻辑，必须在VDD达到1.08 V以下时对引脚PA0进行复位。

注意: 此功能仅适用于UFBGA100包。

6.3.5 嵌入式复位和电源控制块特性

表19中给出的参数来自于在环境温度和VDD电源电压@ 3.3V下进行的测试。

表19。嵌入式复位和电源控制块特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{PVD}	Programmable voltage detector level selection	PLS[2:0]=000 (rising edge)	2.09	2.14	2.19	V
		PLS[2:0]=000 (falling edge)	1.98	2.04	2.08	
		PLS[2:0]=001 (rising edge)	2.23	2.30	2.37	
		PLS[2:0]=001 (falling edge)	2.13	2.19	2.25	
		PLS[2:0]=010 (rising edge)	2.39	2.45	2.51	
		PLS[2:0]=010 (falling edge)	2.29	2.35	2.39	
		PLS[2:0]=011 (rising edge)	2.54	2.60	2.65	
		PLS[2:0]=011 (falling edge)	2.44	2.51	2.56	
		PLS[2:0]=100 (rising edge)	2.70	2.76	2.82	
		PLS[2:0]=100 (falling edge)	2.59	2.66	2.71	
		PLS[2:0]=101 (rising edge)	2.86	2.93	2.99	
		PLS[2:0]=101 (falling edge)	2.65	2.84	3.02	
		PLS[2:0]=110 (rising edge)	2.96	3.03	3.10	
		PLS[2:0]=110 (falling edge)	2.85	2.93	2.99	
		PLS[2:0]=111 (rising edge)	3.07	3.14	3.21	
		PLS[2:0]=111 (falling edge)	2.95	3.03	3.09	
$V_{PVDhyst}$(2)	PVD hysteresis		-	100	-	mV
$V_{POR/PDR}$	Power-on/power-down reset threshold	Falling edge	1.60(1)	1.68	1.76	V
		Rising edge	1.64	1.72	1.80	
$V_{PDRhyst}$(2)	PDR hysteresis		-	40	-	mV
V_{BOR1}	Brownout level 1 threshold	Falling edge	2.13	2.19	2.24	V
		Rising edge	2.23	2.29	2.33	
V_{BOR2}	Brownout level 2 threshold	Falling edge	2.44	2.50	2.56	
		Rising edge	2.53	2.59	2.63	
V_{BOR3}	Brownout level 3 threshold	Falling edge	2.75	2.83	2.88	
		Rising edge	2.85	2.92	2.97	
$V_{BORhyst}$(2)	BOR hysteresis		-	100	-	mV
$T_{RSTTEMPO}$(2)(3)	POR reset timing		0.5	1.5	3.0	ms

表19。嵌入式复位和电源控制块特性(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
I_{RUSH}(2)	InRush current on voltage regulator power-on (POR or wakeup from Standby)		-	160	200	mA
E_{RUSH}(2)	InRush energy on voltage regulator power-on (POR or wakeup from Standby)	V_{DD} = 1.7 V, T_A = 105 °C, I_{RUSH} = 171 mA for 31 µs	-	-	5.4	µC

1. 产品行为由设计保证至最小VPOR/PDR值。
2. 设计保证，生产中不测试。
3. 复位时间是从上电(POR复位或从VBAT唤醒)到用户应用程序代码获取第一条指令的瞬间测量的。

6.3.6 电源电流特性

电流消耗是几个参数和因素的函数，如工作电压、环境温度、I/O引脚负载、器件软件配置、工作频率、I/O引脚开关速率、程序在存储器中的位置和执行的二进制代码。

电流消耗的测量方法如图*19所示:电流消耗测量方案。*

本节给出的所有运行模式电流消耗测量都是用简化的代码执行的，该代码给出了与CoreMark代码等效的消耗。

典型和最大电流消耗

单片机放置在以下条件下:

- 所有I/O引脚处于输入模式，静态值为VDD或VSS(空载)。
- 所有外设都被禁用，除非明确提到。
- 闪存访问时间可调整为fHCLK频率和VDD范围(参见*表15:根据工作电源范围的特性*)。
- 电压缩放调整为fHCLK频率如下:
  - fHCLK≤60 MHz的刻度3
  - 60 MHz < fHCLK≤84 MHz的刻度2
- 系统时钟为HCLK, fPCLK1 = fHCLK/2, fPCLK2 = fHCLK。
- 外部时钟为4mhz, PLL开启
- VDD = 3.6 V和最高环境温度(TA)时的最大值，TA= 25℃和VDD = 3.3 V时的典型值，除非另有说明。

表20。典型和最大电流消耗，数据处理代码(禁用ART加速器)从SRAM运行- VDD = 1.7 V

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
				T_A= 25 °C	T_A= 25 °C	T_A=85 °C	T_A=105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	21.8	23.1	24.1	25.3(4)	mA
			60	15.8	16.5	17.5	18.7	
			40	11.4	11.9	12.9	13.9	
			20	6.0	6.3	7.3	8.3	
		External clock, all peripherals disabled(3)	84	12.7	13.5	14.5	16.3(4)	
			60	9.2	10.5	11.5	12.8	
			40	6.7	7.1	8.1	9.1	
			20	3.6	3.8	4.8	5.8	

1. 由特性保证，除非另有规定，否则在生产中不进行测试
2. 当ADC、HSE、LSE、HSI或LSI等模拟外设模块处于ON状态时，必须考虑额外的功耗。
3. 当ADC为ON (ADON位设置在ADC_CR2寄存器中)时，为模拟部分增加1.6 mA的额外功耗。
4. 在生产中经过测试。

表21。典型和最大电流消耗，从SRAM运行具有数据处理(禁用ART加速器)的代码

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A= 25 °C	T_A=85 °C	T_A=105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	22.0	23.1	24.1	25.3	mA
			60	16.0	16.9	17.9	19.8	
			40	11.6	12.1	13.1	14.1	
			20	6.2	6.5	7.5	8.5	
		External clock, all peripherals disabled(3)	84	12.9	14.0	15.0	16.3	
			60	9.5	10.5	11.5	12.8	
			40	6.9	7.3	8.3	9.3	
			20	3.8	4.0	5.0	6.0	

1. 由特性保证，除非另有规定，否则在生产中不进行测试
2. 当ADC、HSE、LSE、HSI或LSI等模拟外设模块处于ON状态时，必须考虑额外的功耗。
3. 当ADC为ON (ADON位设置在ADC_CR2寄存器中)时，为模拟部分增加1.6 mA的额外功耗。

表22。运行模式下的典型和最大电流消耗，从闪存运行具有数据处理的代码(除预取外启用了ART加速器)- VDD = 1.7 V

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	23.2	24.5	25.6	26.6	mA
			60	15.1	16.3	17.4	18.4	
			40	10.8	12.1	13.2	14.2	
			30	8.8	10.0	11.1	12.2	
			20	6.9	8.0	9.0	10.1	
		External clock, all peripherals disabled(3)	84	12.3	13.6	14.7	15.7	
			60	8.2	9.4	10.5	11.5	
			40	6.0	7.3	8.3	9.4	
			30	4.9	6.2	7.2	8.3	
			20	4.0	5.1	6.1	7.2	

1. 由特性保证，除非另有规定，否则在生产中不进行测试。
2. 为模拟部分增加每个ADC 1.6 mA的额外功耗。在应用程序中，这种消耗只发生在ADC开启时(ADON位设置在ADC_CR2寄存器中)。
3. 当ADC开启时(ADON位设置在ADC_CR2中)，为模拟部分增加每个ADC 1.6mA的额外功耗。

表23。运行模式下的典型和最大电流消耗，从闪存运行具有数据处理(ART加速器启用，除了预取)的代码- VDD = 3.3 V

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	23.4	24.7	25.8	26.8	mA
			60	15.3	16.5	17.6	18.6	
			40	11.0	12.3	13.4	14.4	
			30	9.0	10.2	11.3	12.4	
			20	7.1	8.2	9.2	10.3	
		External clock, all peripherals disabled(3)	84	12.5	13.8	14.9	15.9	
			60	8.4	9.6	10.7	11.7	
			40	6.2	7.5	8.5	9.6	
			30	5.1	6.4	7.4	8.5	
			20	4.2	5.3	6.3	7.4	

1. 由特性保证，除非另有规定，否则在生产中不进行测试。
2. 为模拟部分增加每个ADC 1.6 mA的额外功耗。在应用程序中，这种消耗只发生在ADC开启时(ADON位设置在ADC_CR2寄存器中)。
3. 当ADC开启时(ADON位设置在ADC_CR2中)，为模拟部分增加每个ADC 1.6mA的额外功耗。

。

表24。运行模式下的典型和最大电流消耗，具有数据处理的代码(禁用ART加速器)从闪存运行

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	31.1	32.2	34.3	36.3	mA
			60	21.7	22.1	23.2	24.2	
			40	15.5	16.1	17.1	18.1	
			30	12.6	13.1	14.1	15.1	
			20	9.8	10.1	11.1	12.1	
		External clock, all peripherals disabled(3)	84	20.2	21.3	23.4	25.4	
			60	14.9	15.3	16.3	17.3	
			40	10.6	11.2	12.2	13.3	
			30	8.8	9.2	10.2	11.2	
			20	6.9	7.2	8.2	9.2	

1. 由特性保证，除非另有规定，否则在生产中不进行测试。
2. 为模拟部分增加每个ADC 1.6 mA的额外功耗。在应用程序中，这种消耗只发生在ADC开启时(ADON位设置在ADC_CR2寄存器中)。
3. 当ADC开启时(ADON位设置在ADC_CR2中)，为模拟部分增加每个ADC 1.6mA的额外功耗。

表25。运行模式下的典型和最大电流消耗，从闪存运行具有数据处理(ART加速器启用并预取)的代码

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in **Run mode**	External clock, all peripherals enabled(2)(3)	84	32.5	33.3	34.3	35.4	mA
			60	22.2	23.3	24.3	25.3	
			40	16.0	17.1	18.1	19.2	
			30	12.9	14.1	15.1	16.1	
			20	10.2	11.1	12.1	13.1	
		External clock, all peripherals disabled(3)	84	21.6	22.4	23.5	24.5	
			60	15.3	16.4	17.4	18.4	
			40	11.2	12.3	13.3	14.3	
			30	9.0	10.2	11.2	12.3	
			20	7.3	8.2	9.2	10.2	

1. 由特性保证，除非另有规定，否则在生产中不进行测试。
2. 为模拟部分增加每个ADC 1.6 mA的额外功耗。在应用程序中，这种消耗只发生在ADC开启时(ADON位设置在ADC_CR2寄存器中)。
3. 当ADC开启时(ADON位设置在ADC_CR2中)，为模拟部分增加每个ADC 1.6mA的额外功耗。

表26。睡眠模式下的典型和最大电流消耗

Symbol	Parameter	Conditions	f_{HCLK} (MHz)	Typ	Max(1)			Unit
					T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD}	Supply current in **Sleep** mode	External clock, all peripherals enabled(2)(3)	84	16.6	17.4	18.4	19.5	mA
			60	10.8	11.2	12.3	13.3	
			40	8.3	9.0	10.0	11.0	
			30	6.8	7.1	8.1	9.1	
			20	5.9	6.1	7.1	8.1	
		External clock, all peripherals disabled(3)(4)	84	5.3	6.1	7.1	8.2	
			60	3.7	4.1	5.1	6.1	
			40	2.9	3.1	4.1	5.1	
			30	2.7	3.1	4.1	5.1	
			20	2.7	3.1	4.1	5.1	

1. 由特性保证，除非另有规定，否则在生产中不进行测试。
2. 为模拟部分增加每个ADC 1.6 mA的额外功耗。在应用程序中，这种消耗只发生在ADC开启时(ADON位设置在ADC_CR2寄存器中)。
3. 当ADC开启(ADON位设置在ADC_CR2寄存器中)时，为模拟部分增加1.6 mA的额外功耗。
4. fHCLK在30 MHz和20 MHz时的电流消耗相同，因为VCO在30 MHz时运行较慢。

表27。停止模式下的典型和最大电流消耗- VDD=1.8 V

Symbol	Parameter	Conditions	Typ	Max(1)			Unit
			T_A = 25 °C	T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD_STOP}	Main regulator usage	Flash in Stop mode, all oscillators OFF, no independent watchdog	109	135	440	650	µA
	Low power regulator usage		41	65	310	530(2)	
	Main regulator usage	Flash in Deep power down mode, all oscillators OFF, no independent watchdog	72	95	345	530	
	Low power regulator usage		12	36	260	510(2)	
	Low power low voltage regulator usage		10	27	230	460	

1. 特性保证，生产中不测试。
2. 生产中经过测试保证。

表28。停止模式下的典型和最大电流消耗- VDD=3.3 V

Symbol	Parameter	Conditions	Typ	Max(1)			Unit
			T_A = 25 °C	T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD_STOP}	Main regulator usage	Flash in Stop mode, all oscillators OFF, no independent watchdog	111	140	450	670	µA
	Low power regulator usage		42	65	330	560	
	Main regulator usage	Flash in Deep power down mode, all oscillators OFF, no independent watchdog	73	100	360	560	
	Low power regulator usage		12	36	270	520	
	Low power low voltage regulator usage		10	28	230	470	

1. 特性保证，生产中不测试。

表29。待机模式下的典型和最大电流消耗- VDD=1.8 V

Symbol	Parameter	Conditions	Typ(1)	Max(2)			Unit
			T_A = 25 °C	T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD_STBY}	Supply current in Standby mode	Low-speed oscillator (LSE) and RTC ON	2.4	4.0	12.0	24.0	µA
		RTC and LSE OFF	1.8	3.0(3)	11.0	23.0(3)	

1. 当PDR为OFF时(内部复位为OFF)，典型电流消耗降低1.2µA。
2. 由特性保证，除非另有规定，否则在生产中不进行测试。
3. 生产中经过测试保证。

表30。待机模式下的典型和最大电流消耗- VDD=3.3 V

Symbol	Parameter	Conditions	Typ(1)	Max(2)			Unit
			T_A = 25 °C	T_A = 25 °C	T_A = 85 °C	T_A = 105 °C	
I_{DD_STBY}	Supply current in Standby mode	Low-speed oscillator (LSE) and RTC ON	2.8	5.0	14.0	28.0	µA
		RTC and LSE OFF	2.1	4.0(3)	13.0	27.0(3)	

1. 当PDR为OFF时(内部复位为OFF)，典型电流消耗降低1.2µA。
2. 由特性保证，除非另有规定，否则在生产中不进行测试。
3. 生产中经过测试保证。

表31。VBAT模式下的典型和最大电流消耗

Symbol	Parameter	Conditions[1]	Typ			Max[2]		Unit
			T_A = 25 °C			T_A = 85 °C	T_A = 105 °C	
			V_{BAT} = 1.7 V	V_{BAT}= 2.4 V	V_{BAT} = 3.3 V	V_{BAT} = 3.6 V		
I_{DD_VBAT}	Backup domain supply current	Low-speed oscillator (LSE) and RTC ON	0.66	0.76	0.97	3.0	5.0	µA
		RTC and LSE OFF	0.1	0.1	0.1	2.0	4.0	

1. 所用水晶:Abracon ABS07-120-32.768 kHz-T，典型值CL为6 pF。

2. 特性保证，生产中不测试。

图21。典型VBAT电流消耗(LSE和RTC ON)



I/O系统电流消耗

I/O系统的当前消耗有两个组成部分:静态和动态。

I/O静态电流消耗

当引脚外部保持低电平时，用作上拉输入的所有I/ o都会产生电流消耗。这个电流消耗的值可以通过*使用表54:I/O静态特性中给出的上拉/*下拉电阻值来简单计算。

对于输出引脚，还必须考虑任何外部下拉或外部负载来估计电流消耗。

额外的I/O电流消耗是由于配置为输入的I/o，如果中间电压电平是外部施加的。这种电流消耗是由用于区分输入值的输入施密特触发电路引起的。除非这个特定的配置是

根据应用程序的要求，可以通过在模拟模式下配置这些I/ o来避免这种供电电流消耗。特别是ADC输入引脚应该配置为模拟输入的情况。

警告: 由于外部电磁噪声，任何浮动输入引脚也可能在无意中沉降到中间电压水平或切换。为了避免与浮动引脚相关的电流消耗，必须要么将其配置为模拟模式，要么在内部强制为确定的数字值。这可以通过使用上拉/下拉电阻或将引脚配置为输出模式来实现。

I/O动态电流消耗

除了内部外设电流消耗(参见*表33:外设电流消耗)之外*，应用程序使用的I/ o也对电流消耗有贡献。当一个I/O引脚开关时，它使用来自MCU供电电压的电流为I/O引脚电路供电，并对连接到引脚上的容性负载(内部或外部)进行充电/放电:

$$I_{SW} = V_{DD} \times f_{SW} \times C$$

在哪里

ISW是开关I/O对容性负载充电/放电的电流

VDD是MCU的电源电压

fSW为I/O开关频率

C为I/O引脚看到的总电容:C = CINT+ CEXT

测试引脚配置为推挽输出模式，由软件以固定频率进行切换。

表32。开关输出I/O电流消耗

Symbol	Parameter	Conditions(1)	I/O toggling frequency (f_{SW})	Typ	Unit
IDDIO	I/O switching current	V_{DD} = 3.3 V C = C_{INT}	2 MHz	0.05	mA
			8 MHz	0.15	
			25 MHz	0.45	
			50 MHz	0.85	
			60 MHz	1.00	
			84 MHz	1.40	
		V_{DD} = 3.3 V C_{EXT} = 0 pF C = C_{INT} + C_{EXT} + C_S	2 MHz	0.10	
			8 MHz	0.35	
			25 MHz	1.05	
			50 MHz	2.20	
			60 MHz	2.40	
			84 MHz	3.55	
		V_{DD} = 3.3 V C_{EXT} =10 pF C = C_{INT} + C_{EXT} + C_S	2 MHz	0.20	
			8 MHz	0.65	
			25 MHz	1.85	
			50 MHz	2.45	
			60 MHz	4.70	
			84 MHz	8.80	
		V_{DD} = 3.3 V C_{EXT} = 22 pF C = C_{INT} + C_{EXT} + C_S	2 MHz	0.25	
			8 MHz	1.00	
			25 MHz	3.45	
			50 MHz	7.15	
			60 MHz	11.55	
		V_{DD} = 3.3 V C_{EXT} = 33 pF C = C_{INT} + C_{EXT} + C_S	2 MHz	0.32	
			8 MHz	1.27	
			25 MHz	3.88	
			50 MHz	12.34	

1. CS是PCB板电容，包括焊脚。CS = 7pf(估计值)。

片上外设电流消耗

单片机放置在以下条件下:

· 在启动时，所有I/O引脚都处于模拟输入配置。

· 所有外设被禁用，除非另有说明。

· ART加速器为ON。

· 选择电压刻度2模式，内部数字电压V12 = 1.26 V。

· HCLK是84 MHz的系统时钟。fPCLK1 = fHCLK/2, fPCLK2 = fHCLK。通过测量电流消耗的差值来计算给定值

-在所有外设都关闭的情况下

-只有一个外设开启

· 环境工作温度为25°C, VDD=3.3 V。

表33。外设电流消耗

Peripheral		I_{DD} (typ)	Unit
AHB1 (up to 84MHz)	GPIOA	1.55	µA/MHz
	GPIOB	1.55	
	GPIOC	1.55	
	GPIOD	1.55	
	GPIOE	1.55	
	GPIOH	1.55	
	CRC	0.36	
	DMA1	20.24	
	DMA2	21.07	
APB1 (up to 42MHz)	TIM2	11.19	µA/MHz
	TIM3	8.57	
	TIM4	8.33	
	TIM5	11.19	
	PWR	0.71	
	USART2	3.33	
	I2C1/2/3	3.10	
	SPI2(1)	2.62	
	SPI3(1)	2.86	
	I2S2	1.90	
	I2S3	1.67	
	WWDG	0.71	
AHB2 (up to 84MHz)	OTG_FS	23.93	µA/MHz

表33。外设电流消耗(续)

Peripheral		I_{DD} (typ)	Unit
APB2 (up to 84MHz)	TIM1	5.71	µA/MHz
	TIM9	2.86	
	TIM10	1.79	
	TIM11	2.02	
	ADC1(2)	2.98	
	SPI1	1.19	
	USART1	3.10	
	USART6	2.86	
	SDIO	5.95	
	SPI4	1.31	
	SYSCFG	0.71	

1. 在SPI_I2SCFGR寄存器中设置I2SMOD位，然后将I2SE位设置为使能I2S外设。
2. 当ADC为ON (ADC_CR2寄存器中设置ADON位)时，为模拟部分增加1.6 mA的额外功耗。

6.3.7 低功耗模式的唤醒时间

表34给出的唤醒时间是从唤醒事件触发到CPU执行的第一条指令开始测量的:

· 对于停止或睡眠模式:唤醒事件是WFE。

· WKUP (PA0)引脚用于从待机，停止和睡眠模式唤醒。所有计时均来自在环境温度和VDD=3.3 V下进行的测试。

表34。低功耗模式唤醒时序(1)

Symbol	Parameter	Min(1)	Typ(1)	Max(1)	Unit
$t_{WUSLEEP}$(2)	Wakeup from Sleep mode	-	4	6	CPU clock cycle
t_{WUSTOP}(2)	Wakeup from Stop mode, usage of main regulator	-	13.5	14.5	µs
	Wakeup from Stop mode, usage of main regulator, Flash memory in Deep power down mode	-	105	111	
	Wakeup from Stop mode, regulator in low power mode	-	21	33	
	Wakeup from Stop mode, regulator in low power mode, Flash memory in Deep power down mode	-	113	130	
$t_{WUSTDBY}$(2)(3)	Wakeup from Standby mode	-	314	407	µs

1. 特性保证，生产中不测试。
2. 唤醒时间是从唤醒事件到应用程序代码读取第一条指令的时间点测量的。
3. tWUSTDBY在-40°C给出最大值。

6.3.8 外部时钟源特性

由外部源生成的高速外部用户时钟

在旁路模式下，HSE振荡器关闭，输入引脚为标准I/O。外部时钟信号必须遵守*表54。*但是，推荐的时钟输入波形*如图22所示。*

*表35*中给出的特性是在*表14*中总结的环境温度和电源电压条件下使用高速外部时钟源进行的测试结果。

表35。高速外部用户时钟特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{HSE_ext}	External user clock source frequency(1)		1	-	50	MHz
V_{HSEH}	OSC_IN input pin high level voltage		$0.7V_{DD}$	-	V_{DD}	V
V_{HSEL}	OSC_IN input pin low level voltage		V_{SS}	-	$0.3V_{DD}$	
$t_{w(HSE)}$ $t_{w(HSE)}$	OSC_IN high or low time(1)		5	-	-	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	OSC_IN rise or fall time(1)		-	-	10	
$C_{in(HSE)}$	OSC_IN input capacitance(1)		-	5	-	pF
$DuCy_{(HSE)}$	Duty cycle		45	-	55	%
I_L	OSC_IN Input leakage current	$V_{SS} \le V_{IN} \le V_{DD}$	-	-	±1	µA

1. 设计保证，生产不测试。

由外部源生成的低速外部用户时钟

在旁路模式下，LSE振荡器关闭，输入引脚为标准I/O。外部时钟信号必须遵守*表54。*但是，推荐的时钟输入波形*如图23所示。*

*表36*中给出的特性是在使用低速外部时钟源，以及*表14中总结的环境温度和电源电压条件下进行的测试结果。*

表36。低速外部用户时钟特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{LSE_ext}	User External clock source frequency(1)		-	32.768	1000	kHz
V_{LSEH}	OSC32_IN input pin high level voltage		$0.7V_{DD}$	-	V_{DD}	V
V_{LSEL}	OSC32_IN input pin low level voltage		V_{SS}	-	$0.3V_{DD}$	
$t_{w(LSE)}$ $t_{f(LSE)}$	OSC32_IN high or low time(1)		450	-	-	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	OSC32_IN rise or fall time(1)		-	-	50	
$C_{in(LSE)}$	OSC32_IN input capacitance(1)		-	5	-	pF
$DuCy_{(LSE)}$	Duty cycle		30	-	70	%
I_L	OSC32_IN Input leakage current	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	±1	µA

1. 设计保证，生产不测试。

图22。高速外部时钟源AC时序图



图23。低速外部时钟源AC时序图



由晶体/陶瓷谐振器产生的高速外部时钟

高速外部(HSE)时钟可提供4至26 MHz晶体/陶瓷谐振振荡器。本段给出的所有信息均基于*使用表37中指定的典型外部元件获得的表征结果*。在应用中，谐振器和负载电容器必须尽可能靠近振荡器引脚放置，以尽量减少输出失真和启动稳定时间。有关谐振器特性(频率、封装、精度)的更多详细信息，请参考晶体谐振器制造商。

表37。HSE 4-26 MHz振荡器特性(1)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{OSC_IN}	Oscillator frequency		4	-	26	MHz
R_F	Feedback resistor		-	200	-	kΩ
I_{DD}	HSE current consumption	V_{DD}=3.3 V, ESR= 30 Ω, C_L=5 pF @25 MHz	-	450	-	µA
		V_{DD}=3.3 V, ESR= 30 Ω, C_L=10 pF @25 MHz	-	530	-	
$G_{m_crit_max}$	Maximum critical crystal g_m	Startup	-	-	1	mA/V
$t_{SU(HSE)}$(2)	Startup time	V_{DD} is stabilized	-	2	-	ms

1. 设计保证，生产不测试。
2. tSU(HSE)是从启动(通过软件)到达到稳定的8 MHz振荡的时刻测量的启动时间。该值是为标准晶体谐振器测量的，它可以随晶体制造商而显着变化

对于CL1和CL2，建议使用5 pF至25 pF范围(类型)的高质量外部陶瓷电容器，该电容器专为高频应用而设计，并根据晶体或谐振器的要求进行选择(见*图24)*。CL1和CL2通常大小相同。晶体制造商通常指定负载电容为

CL1和CL2的串联组合。在确定CL1和CL2的尺寸时，必须包括PCB和MCU引脚电容(10 pF可以用作组合引脚和电路板电容的粗略估计)。

注意: *有关选择晶体的信息,请参阅ST网站www.st.com上的应用说明AN2867“ST微控制器振荡器设计指南”。*

图24。8 MHz晶体的典型应用



1. REXT值取决于晶体特性。

由晶体/陶瓷谐振器产生的低速外部时钟

低速外部(LSE)时钟可以提供一个32.768 kHz晶体/陶瓷谐振振荡器。本段给出的所有信息均基于*使用表38中指定的典型外部元件获得的表征结果。*在应用中，谐振器和负载电容器必须尽可能靠近振荡器引脚放置，以尽量减少输出失真和启动稳定时间。有关谐振器特性(频率、封装、精度)的更多详细信息，请参考晶体谐振器制造商。

表38。LSE振荡器特性(fLSE = 32.768 kHz) (1)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
R_F	Feedback resistor		-	18.4	-	MΩ
I_{DD}	LSE current consumption		-	-	1	µA
$G_{m_crit_max}$	Maximum critical crystal g_m	Startup	-	-	0.56	µA/V
$t_{SU(LSE)}$ (2)	startup time	V_{DD} is stabilized	-	2	-	s

1. 设计保证，生产不测试。
2. tSU(LSE)是从启用(通过软件)到达到稳定的32.768 kHz振荡的那一刻开始测量的启动时间。该值由表征保证，未在生产中进行测试。它是为标准晶体谐振器测量的，它可能因晶体制造商而有很大差异。

注意: *有关选择晶体的信息,请参阅ST网站www.st.com上的应用说明AN2867“ST微控制器振荡器设计指南”。*

图25。典型应用与32.768 kHz晶体



6.3.9 内部时钟源特性

*表39*和表*40*给出的参数来源于*表14总结的环境温度和VDD电源电压条件下进行的试验。*

高速内部(HSI) RC振荡器

表39。恒生指数振荡器特性(1)

Symbol	Parameter	Conditions		Min	Typ	Max	Unit
f_{HSI}	Frequency			-	16	-	MHz
ACC_{HSI}	Accuracy of the HSI oscillator	User-trimmed with the RCC_CR register(2)		-	-	1	%
		Factory-calibrated	T_A = –40 to 105 °C(3)	–8	-	4.5	%
			T_A = –10 to 85 °C(3)	–4	-	4	%
			T_A = 25 °C	–1	-	1	%
$t_{su(HSI)}$(2)	HSI oscillator startup time			-	2.2	4	µs
$I_{DD(HSI)}$(2)	HSI oscillator power consumption			-	60	80	µA

1. VDD = 3.3 V, TA = -40 ~ 105℃，除非另有说明。
2. 设计保证，生产中不测试
3. 特性保证，生产中不测试

图26。ACCHSI与温度的关系



1. 特性保证，生产中不测试。

低速内部(LSI) RC振荡器

表40。LSI振荡器特性(1)

Symbol	Parameter	Min	Typ	Max	Unit
f_{LSI}(2)	Frequency	17	32	47	kHz
$t_{su(LSI)}$(3)	LSI oscillator startup time	-	15	40	µs
$I_{DD(LSI)}$(3)	LSI oscillator power consumption	-	0.4	0.6	µA

1. VDD = 3v, TA = -40 ~ 105°C，除非另有说明。

2. 特性保证，生产中不测试。

3. 设计保证，生产不测试。

图27所示。ACCLSI与温度的关系



6.3.10 PLL特性

*表41*和表*42*给出的参数来源于*表14总结的温度和VDD电源电压条件下进行的试验。*

表41。主要PLL特性

Symbol	Parameter	Conditions		Min	Typ	Max	Unit
f_{PLL_IN}	PLL input clock(1)			0.95(2)	1	2.10	MHz
f_{PLL_OUT}	PLL multiplier output clock			24	-	84	MHz
f_{PLL48_OUT}	48 MHz PLL multiplier output clock			-	48	75	MHz
f_{VCO_OUT}	PLL VCO output			192	-	432	MHz
t_{LOCK}	PLL lock time	VCO freq = 192 MHz		75	-	200	µs
		VCO freq = 432 MHz		100	-	300	
Jitter(3)	Cycle-to-cycle jitter	System clock 84 MHz	RMS	-	25	-	ps
			peak to peak	-	±150	-	
	Period Jitter		RMS	-	15	-	
			peak to peak	-	±200	-	

表41。主要PLL特性(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
$I_{DD(PLL)}$(4)	PLL power consumption on VDD	VCO freq = 192 MHz VCO freq = 432 MHz	0.15 0.45	-	0.40 0.75	mA
$I_{DDA(PLL)}$(4)	PLL power consumption on VDDA	VCO freq = 192 MHz VCO freq = 432 MHz	0.30 0.55	-	0.40 0.85	

1. 注意使用适当的除法因子M来获得指定的PLL输入时钟值。M因子在PLL和PLLI2S之间共享。

2. 设计保证，生产中不测试。

3. 并行使用2个锁相环可以将抖动降低到+30%。

4. 特性保证，生产中不测试。

表42。PLLI2S(音频PLL)特性

Symbol	Parameter	Conditions		Min	Typ	Max	Unit
f_{PLLI2S_IN}	PLLI2S input clock(1)			0.95(2)	1	2.10	MHz
f_{PLLI2S_OUT}	PLLI2S multiplier output clock			-	-	216	
f_{VCO_OUT}	PLLI2S VCO output			192	-	432	
t_{LOCK}	PLLI2S lock time	VCO freq = 192 MHz		75	-	200	µs
		VCO freq = 432 MHz		100	-	300	
Jitter(3)	Master I2S clock jitter	Cycle to cycle at 12.288 MHz on 48 KHz period, N=432, R=5	RMS	-	90	-	ps
			peak to peak	-	±280	-	
		Average frequency of 12.288 MHz N = 432, R = 5 on 1000 samples		-	90	-	
	WS I2S clock jitter	Cycle to cycle at 48 KHz on 1000 samples		-	400	-	
$I_{DD(PLLI2S)}$(4)	PLLI2S power consumption on V_{DD}	VCO freq = 192 MHz VCO freq = 432 MHz		0.15 0.45	-	0.40 0.75	mA
$I_{DDA(PLLI2S)}$(4)	PLLI2S power consumption on V_{DDA}	VCO freq = 192 MHz VCO freq = 432 MHz		0.30 0.55	-	0.40 0.85	

1. 注意使用适当的除法因子M来获得指定的PLL输入时钟值。

2. 设计保证，生产中不测试。

3. 主PLL运行时给出的值。

4. 特性保证，生产中不测试。

6.3.11 PLL扩频时钟产生(SSCG)特性

扩频时钟产生(SSCG)功能允许减少电磁干扰(见*表49:WLCSP49的EMI特性*)。它只在主PLL上可用。

表43。SSCG参数约束

Symbol	Parameter	Min	Typ	Max(1)	Unit
f_{Mod}	Modulation frequency	-	-	10	KHz
md	Peak modulation depth	0.25	-	2	%
MODEPER * INCSTEP		-	-	2^{15}-1	-

1. 设计保证，生产不测试。

方程1

调频周期(MODEPER)由下式给出:

$$MODEPER = round[f_{PLL_IN}/(4 \times f_{Mod})]$$

fPLL_IN和fMod必须以Hz表示。
举个例子:

若fPLL_IN = 1 MHz, fMOD = 1 kHz，则调制深度(MODEPER)由式1给出:

$$MODEPER = round[10^6/(4 \times 10^3)] = 250$$

方程2

式2可以计算增量步长(INCSTEP):

$$INCSTEP = round[((2^{15} - 1) \times md \times PLLN)/(100 \times 5 \times MODEPER)]$$

fVCO_OUT必须以MHz表示。
调制深度(md) =±2%(峰对峰4%)，PLLN = 240 (MHz):

$$INCSTEP = round[((2^{15} - 1) \times 2 \times 240)/(100 \times 5 \times 250)] = 126md(quantitazed)\%$$

可能会产生幅度量化误差，因为线性调制轮廓是通过取MODPER和INCSTEP的量化值(舍入到最接近的整数)来获得的。因此，所获得的调制深度被量化。百分比量化的调制深度由下式给出:

$$md_{quantized}\% = (MODEPER \times INCSTEP \times 100 \times 5)/((2^{15} - 1) \times PLLN)$$

结果为:

$$md_{quantized}\% = (250 \times 126 \times 100 \times 5)/((2^{15} - 1) \times 240) = 2{,}002\%(peak)$$

*图28*和*图29分别*给出了中心扩频和向下扩频模式下的主要PLL输出时钟波形，其中:

F0为fPLL_OUT标称值。
Tmode为调制周期。
Md为调制深度。

图28。PLL输出时钟波形在中心扩展模式



图29。PLL输出时钟波形在向下扩展模式



6.3.12 内存特性

闪存

除非另有说明，否则在TA = -40至105°C时给出其特性。设备发货给客户时已擦除闪存。

表44。闪存特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
I_{DD}	Supply current	Write / Erase 8-bit mode, V_{DD} = 1.7 V	-	5	-	mA
		Write / Erase 16-bit mode, V_{DD} = 2.1 V	-	8	-	
		Write / Erase 32-bit mode, V_{DD} = 3.3 V	-	12	-	

表45。闪存编程

Symbol	Parameter	Conditions	Min(1)	Typ	Max(1)	Unit
t_{prog}	Word programming time	Program/erase parallelism (PSIZE) = x 8/16/32	-	16	100(2)	µs
$t_{ERASE16KB}$	Sector (16 KB) erase time	Program/erase parallelism (PSIZE) = x 8	-	400	800	ms
		Program/erase parallelism (PSIZE) = x 16	-	300	600	
		Program/erase parallelism (PSIZE) = x 32	-	250	500	
$t_{ERASE64KB}$	Sector (64 KB) erase time	Program/erase parallelism (PSIZE) = x 8	-	1200	2400	ms
		Program/erase parallelism (PSIZE) = x 16	-	700	1400	
		Program/erase parallelism (PSIZE) = x 32	-	550	1100	
$t_{ERASE128KB}$	Sector (128 KB) erase time	Program/erase parallelism (PSIZE) = x 8	-	2	4	s
		Program/erase parallelism (PSIZE) = x 16	-	1.3	2.6	
		Program/erase parallelism (PSIZE) = x 32	-	1	2	
t_{ME}	Mass erase time	Program/erase parallelism (PSIZE) = x 8	-	8	16	s
		Program/erase parallelism (PSIZE) = x 16	-	5.5	11	
		Program/erase parallelism (PSIZE) = x 32	-	4	8	
V_{prog}	Programming voltage	32-bit program operation	2.7	-	3.6	V
		16-bit program operation	2.1	-	3.6	V
		8-bit program operation	1.7	-	3.6	V

1. 特性保证，生产中不测试。
2. 在100K擦除操作之后测量最大编程时间。

表46。闪存编程与VPP电压

Symbol	Parameter	Conditions	Min(1)	Typ	Max(1)	Unit
t_{prog}	Double word programming	T_A = 0 to +40 °C V_{DD} = 3.3 V V_{PP} = 8.5 V	-	16	100(2)	µs
$t_{ERASE16KB}$	Sector (16 KB) erase time		-	230	-	ms
$t_{ERASE64KB}$	Sector (64 KB) erase time		-	490	-	
$t_{ERASE128KB}$	Sector (128 KB) erase time		-	875	-	
t_{ME}	Mass erase time		-	1.750	-	s

表46。VPP电压下的闪存编程(续)

Symbol	Parameter	Conditions	Min(1)	Typ	Max(1)	Unit
V_{prog}	Programming voltage		2.7	-	3.6	V
V_{PP}	V_{PP} voltage range		7	-	9	V
I_{PP}	Minimum current sunk on the V_{PP} pin		10	-	-	mA
t_{VPP}(3)	Cumulative time during which V_{PP} is applied		-	-	1	hour

1. 设计保证，生产不测试。
2. 在100K擦除操作之后测量最大编程时间。
3. VPP只应在编程/擦除期间连接。

表47。闪存续航能力和数据保留能力

Symbol	Parameter	Conditions	Value	Unit
			Min(1)	
N_{END}	Endurance	T_A = –40 to +85 °C (6 suffix versions) T_A = –40 to +105 °C (7 suffix versions)	10	kcycles
t_{RET}	Data retention	1 kcycle(2) at T_A = 85 °C	30	Years
		1 kcycle(2) at T_A = 105 °C	10	
		10 kcycles(2) at T_A = 55 °C	20	

1. 特性保证，生产中不测试。
2. 在整个温度范围内进行循环。

6.3.13 EMC特性

在器件表征期间，在样品基础上进行敏感性测试。

功能性EMS(电磁敏感性)

当一个简单的应用程序在设备上执行时(通过I/O端口切换2个led)。设备受到两个电磁事件的压力，直到发生故障。故障由led灯指示:

- **静电放电(ESD)**(正极和负极)应用于所有器件引脚，直到发生功能干扰。本测试符合IEC 61000-4-2标准。
- **FTB:**快速瞬态电压(正、负)通过100pf电容施加到VDD和VSS，直到发生功能干扰。该测试符合IEC 61000-4-4标准。

设备复位允许恢复正常的操作。

测试结果如*表48所示。*它们基于应用说明AN1709中定义的EMS级别和类别。

表48。LQFP100封装的EMS特性

Symbol	Parameter	Conditions	Level/ Class
V_{FESD}	Voltage limits to be applied on any I/O pin to induce a functional disturbance	V_{DD} = 3.3 V, LQFP100, WLCSP49, T_A = +25 °C, f_{HCLK} = 84 MHz, conforms to IEC 61000-4-2	2B
V_{EFTB}	Fast transient voltage burst limits to be applied through 100 pF on V_{DD} and V_{SS} pins to induce a functional disturbance	V_{DD} = 3.3 V, LQFP100, WLCSP49, T_A = +25 °C, f_{HCLK} = 84 MHz, conforms to IEC 61000-4-4	4A

当应用暴露于噪声环境时，建议避免引脚暴露于干扰。显示中等稳健性的引脚是:
LQFP100封装上的PA0, PA1, PA2和WLCSP49上的PDR_ON。

因此，建议将串行电阻(1 kΩ最大值)尽可能靠近MCU暴露于噪声的引脚(连接到PCB上长于50 mm的磁道)。

设计硬化的软件以避免噪声问题

通过典型的应用环境和简化的MCU软件，在组件级进行EMC表征和优化。应该指出的是，良好的EMC性能高度依赖于用户应用程序，特别是软件。

因此，建议用户根据其应用要求的EMC级别进行EMC软件优化和资格预审测试。

软件推荐

软件流程图必须包括失控条件的管理，例如:

· 程序计数器损坏
· 意外复位
· 关键数据损坏(控制寄存器…)

资格预审试验

大多数常见故障(意外复位和程序反损坏)可以通过手动在NRST引脚或振荡器引脚上强制低状态1秒来重现。

为了完成这些试验，可以在规范值范围内直接在器件上施加ESD应力。当检测到意外行为时，可以对软件进行加固，以防止发生不可恢复的错误(参见应用说明AN1015)。

电磁干扰(EMI)

当一个执行EEMBC代码的简单应用程序运行时，设备发出的电磁场被监控。该发射测试符合SAE IEC61967-2标准，该标准规定了测试板和引脚负载。

表49。WLCSP49的EMI特性

Symbol	Parameter	Conditions	Monitored frequency band	Max vs. [f_{HSE}/f_{CPU}]	Unit
				8/84 MHz	
S_{EMI}	Peak level	V_{DD} = 3.6 V, T_A = 25 °C, conforming to IEC61967-2	0.1 to 30 MHz	-4	dBµV
			30 to 130 MHz	-4	
			130 MHz to 1 GHz	-2	
			SAE EMI Level	1.5	-

表50。LQFP100的EMI特性

Symbol	Parameter	Conditions	Monitored frequency band	Max vs. [f_{HSE}/f_{CPU}]	Unit
				8/84 MHz	
S_{EMI}	Peak level	V_{DD} = 3.6 V, T_A = 25 °C, conforming to IEC61967-2	0.1 to 30 MHz	19	dBµV
			30 to 130 MHz	19	
			130 MHz to 1 GHz	11	
			SAE EMI Level	3.5	-

6.3.14 绝对最大额定值(电灵敏度)

基于使用特定测量方法的三种不同测试(ESD, LU)，对器件进行应力，以确定其在电灵敏度方面的性能。

静电放电(ESD)

静电放电(正负脉冲间隔1秒)根据每个引脚组合作用于每个样品的引脚。样品的大小取决于器件中的供电引脚数量(3个零件×(n+1)个供电引脚)。本测试符合JESD22-A114/C101标准。

表51。ESD绝对最大额定值

Symbol	Ratings	Conditions	Class	Maximum value(1)	Unit
$V_{ESD(HBM)}$	Electrostatic discharge voltage (human body model)	T_A = +25 °C conforming to JESD22-A114	2	2000	V
$V_{ESD(CDM)}$	Electrostatic discharge voltage (charge device model)	T_A = +25 °C conforming to ANSI/ESD STM5.3.1	II	400	

1. 特性保证，生产中不测试。

静态的封锁

需要对六个部件进行两个互补的静态测试来评估闭锁性能:

· 对每个电源引脚施加电源过电压

· 电流注入应用于每个输入，输出和可配置的I/O引脚这些测试符合EIA/JESD 78A IC闭锁标准。

表52。电敏感

Symbol	Parameter	Conditions	Class
LU	Static latch-up class	T_A = +105 °C conforming to JESD78A	II level A

6.3.15 I/O电流注入特性

一般来说，在正常的产品操作过程中，应避免由于外部电压低于VSS或高于VDD(对于标准的3 V-capable I/O引脚)而向I/O引脚注入电流。然而，为了在意外发生异常注入的情况下给出微控制器鲁棒性的指示，在器件表征期间以样品为基础进行敏感性测试。

对I/O电流注入的功能敏感性

当在器件上执行一个简单的应用程序时，通过向以浮动输入模式编程的I/O引脚注入电流来对器件施加压力。当电流注入I/O引脚时，一次一个，检查设备是否存在功能故障。

故障由超出范围的参数表示:ADC误差超过一定限值(>5 LSB TUE)，超出相邻引脚的感应漏电流的常规限值(超出-5 µ a /+0 µ a范围)，或其他功能故障(例如复位，振荡器频率偏差)。

负的感应漏电流是由负注入引起的，正的感应漏电流是由正注入引起的。

试验结果如*表53所示。*

表53。I/O电流注入磁化率(1)

Symbol	Description	Functional susceptibility		Unit
		Negative injection	Positive injection	
I_{INJ}	Injected current on BOOT0 pin	–0	NA	mA
	Injected current on NRST pin	–0	NA	
	Injected current on PB3, PB4, PB5, PB6, PB7, PB8, PB9, PC13, PC14, PC15, PH1, PDR_ON, PC0, PC1,PC2, PC3, PD1, PD5, PD6, PD7, PE0, PE2, PE3, PE4, PE5, PE6	–0	NA	
	Injected current on any other FT pin	–5	NA	
	Injected current on any other pins	–5	+5	

1. NA =不适用。

注意: *建议在模拟引脚上添加一个肖特基二极管(引脚对地),这可能会注入负电流。*

6.3.16 I/O端口特性

通用输入/输出特性

除非另有说明，*表54*中给出的参数是在*表14中总结的条件下进行的试验得出的。*所有I/ o都符合CMOS和TTL标准。

表54。I/O静态特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{IL}	FT, and NRST I/O input low level voltage	1.7 V≤ V_{DD}≤ 3.6 V	-	-	$0.35V_{DD}$–0.04(1) $0.3V_{DD}$(2)	V
	BOOT0 I/O input low level voltage	1.75 V≤ V_{DD} ≤ 3.6 V, -40 °C≤ T_A ≤ 105 °C	-	-	$0.1V_{DD}$+0.1	
		1.7 V≤ V_{DD} ≤ 3.6 V, 0 °C≤ T_A ≤ 105 °C	-	-		
V_{IH}	FT and NRST I/O input high level voltage(5)	1.7 V≤ V_{DD}≤ 3.6 V	$0.45V_{DD}$+0.3(1) $0.4V_{DD}$(2)	-	-	V
	BOOT0 I/O input high level voltage	1.75 V≤ V_{DD} ≤ 3.6 V, -40 °C≤ T_A ≤ 105 °C	$0.17V_{DD}$+0.7(1)	-	-	
		1.7 V≤ V_{DD} ≤ 3.6 V, 0 °C≤ T_A ≤ 105 °C				

表54。I/O静态特性(续)

Symbol	Parameter		Conditions	Min	Typ	Max	Unit
V_{HYS}	FT and NRST I/O input hysteresis		1.7 V≤ V_{DD}≤ 3.6 V	-	10% V_{DD}(3)	-	V
	BOOT0 I/O input hysteresis		1.75 V≤ V_{DD} ≤3.6 V, -40 °C≤ T_A ≤ 105 °C	-	100	-	mV
			1.7 V≤ V_{DD} ≤3.6 V, 0 °C≤ T_A ≤ 105 °C				
I_{lkg}	I/O input leakage current (4)		V_{SS} ≤ V_{IN} ≤ V_{DD}	-	-	±1	µA
	I/O FT input leakage current (5)		V_{IN} = 5 V	-	-	3	
R_{PU}	Weak pull-up equivalent resistor(6)	All pins except for PA10 (OTG_FS_ID)	V_{IN} = V_{SS}	30	40	50	kΩ
		PA10 (OTG_FS_ID)		7	10	14	
R_{PD}	Weak pull-down equivalent resistor(7)	All pins except for PA10 (OTG_FS_ID)	V_{IN} = V_{DD}	30	40	50	
		PA10 (OTG_FS_ID)		7	10	14	
C_{IO}(8)	I/O pin capacitance		-	-	5	-	pF

1. 设计保证，生产不测试。
2. 生产中经过测试保证。
3. 最低200mv。
4. 如果相邻引脚注入负电流，漏电流可能大于最大值，参见*表53:I/O注入电流敏感性*
5. 为了维持高于VDD +0.3 V的电压，必须禁用内部上拉/下拉电阻。如果在相邻引脚上注入负电流，漏电可能会高于最大值。参见*表53:I/O电流注入磁化率*
6. 上拉电阻采用可切换PMOS串联的真电阻设计。这种PMOS对串联电阻的贡献最小(~10%)。
7. 下拉电阻器采用可切换NMOS串联的真电阻设计。这种NMOS对串联电阻的贡献最小(~10%)。
8. 施密特触发开关电平之间的滞后电压。特性保证，未在生产中测试。

所有I/ o都是CMOS和TTL兼容的(不需要软件配置)。它们的特性涵盖了严格的cmos技术或TTL参数。*图30显示了这些FT I/ o需求的覆盖范围。*

图30。FT I/O输入特性



输出驱动电流

除PC13、PC14和PC15可吸收或源到±3mA外，gpio(通用输入/输出)可吸收或源到±8 mA，可吸收或源到±20 mA (VOL/VOH放宽)。PC13到PC15 gpio输出时，速度不能超过2mhz，最大负载30pf。

在用户应用中，必须限制可以驱动电流的I/O引脚的数量，以尊重第*6.2节*规定的绝对最大额定值。特别是:

- VDD上所有I/ o输出的电流之和，加上VDD上MCU的最大运行消耗，不能超过绝对最大额定值ΣI VDD(见*表12)*。
- VSS上所有I/ o的电流之和加上VSS上MCU的最大运行消耗不能超过绝对最大额定值ΣI VSS(见*表12)*。

输出电压电平

除非另有说明，*表55*中给出的参数来自于在环境温度和*表14中总结的VDD电源电压条件下进行的试验*。所有I/ o都是CMOS和TTL兼容的。

表55。输出电压特性

Symbol	Parameter	Conditions	Min	Max	Unit
V_{OL}(1)	Output low level voltage for an I/O pin	CMOS port(2) I_{IO} = +8 mA 2.7 V ≤ V_{DD} ≤ 3.6 V	-	0.4	V
V_{OH}(3)	Output high level voltage for an I/O pin		V_{DD}–0.4	-	
V_{OL}(1)	Output low level voltage for an I/O pin	TTL port(2) I_{IO} =+8 mA 2.7 V ≤ V_{DD} ≤ 3.6 V	-	0.4	V
V_{OH}(3)	Output high level voltage for an I/O pin		2.4	-	
V_{OL}(1)	Output low level voltage for an I/O pin	I_{IO} = +20 mA 2.7 V ≤ V_{DD} ≤ 3.6 V	-	1.3(4)	V
V_{OH}(3)	Output high level voltage for an I/O pin		V_{DD}–1.3(4)	-	
V_{OL}(1)	Output low level voltage for an I/O pin	I_{IO} = +6 mA 1.8 V ≤ V_{DD} ≤ 3.6 V	-	0.4(4)	V
V_{OH}(3)	Output high level voltage for an I/O pin		V_{DD}–0.4(4)	-	
V_{OL}(1)	Output low level voltage for an I/O pin	I_{IO} = +4 mA 1.7 V ≤ V_{DD} ≤ 3.6 V	-	0.4(5)	V
V_{OH}(3)	Output high level voltage for an I/O pin		V_{DD}–0.4(5)	-	

1. 器件的IIO电流必须始终符合*表12中规定的绝对最大额定值*。和IIO (I/O端口和控制引脚)的总和不得超过IVSS。
2. TTL和CMOS输出兼容JEDEC标准JESD36和JESD52。
3. 设备源的IIO电流必须始终符合*表12*中规定的绝对最大额定值，IIO (I/O端口和控制引脚)的总和不得超过IVDD。
4. 由表征结果保证，不进行生产测试。
5. 设计保证，生产中不测试…

I输入/输出AC特性

输入/输出AC特性的定义和值分别*如图31*和所示。

除非另有说明，*表56*中给出的参数均来源于*表14*中总结的环境温度和VDD电源电压条件下进行的试验。

表56。I/O AC特性(1)(2)

OSPEEDRy [1:0] bit value(1)	Symbol	Parameter	Conditions	Min	Typ	Max	Unit
00	$f_{max(IO)out}$	Maximum frequency(3)	C_L = 50 pF, V_{DD} ≥ 2.70 V	-	-	4	MHz
			C_L = 50 pF, V_{DD}≥ 1.7 V	-	-	2	
			C_L = 10 pF, V_{DD} ≥ 2.70 V	-	-	8	
			C_L = 10 pF, V_{DD} ≥ 1.7 V	-	-	4	
	$t_{f(IO)out}$/ $t_{r(IO)out}$	Output high to low level fall time and output low to high level rise time	C_L = 50 pF, V_{DD} = 1.7 V to 3.6 V	-	-	100	ns

表56。I/O AC特性(1)(2)(续)

OSPEEDRy [1:0] bit value(1)	Symbol	Parameter	Conditions	Min	Typ	Max	Unit
01	$f_{max(IO)out}$	Maximum frequency(3)	C_L = 50 pF, V_{DD} ≥ 2.70 V	-	-	25	MHz
			C_L = 50 pF, V_{DD} ≥ 1.7 V	-	-	12.5	
			C_L = 10 pF, V_{DD} ≥ 2.70 V	-	-	50	
			C_L = 10 pF, V_{DD} ≥ 1.7 V	-	-	20	
	$t_{f(IO)out}$/ $t_{r(IO)out}$	Output high to low level fall time and output low to high level rise time	C_L = 50 pF, V_{DD} ≥2.7 V	-	-	10	ns
			C_L = 50 pF, V_{DD} ≥ 1.7 V	-	-	20	
			C_L = 10 pF, V_{DD} ≥ 2.70 V	-	-	6	
			C_L = 10 pF, V_{DD} ≥ 1.7 V	-	-	10	
10	$f_{max(IO)out}$	Maximum frequency(3)	C_L = 40 pF, V_{DD} ≥ 2.70 V	-	-	50(4)	MHz
			C_L = 40 pF, V_{DD} ≥ 1.7 V	-	-	25	
			C_L = 10 pF, V_{DD} ≥ 2.70 V	-	-	100(4)	
			C_L = 10 pF, V_{DD} ≥ 1.7 V	-	-	50(4)	
	$t_{f(IO)out}$/ $t_{r(IO)out}$	Output high to low level fall time and output low to high level rise time	C_L = 40 pF, V_{DD}≥ 2.70 V	-	-	6	ns
			C_L = 40 pF, V_{DD}≥ 1.7 V	-	-	10	
			C_L = 10 pF, V_{DD}≥ 2.70 V	-	-	4	
			C_L = 10 pF, V_{DD}≥ 1.7 V	-	-	6	
11	$F_{max(IO)out}$	Maximum frequency(3)	C_L = 30 pF, V_{DD} ≥ 2.70 V	-	-	100(4)	MHz
			C_L = 30 pF, V_{DD} ≥ 1.7 V	-	-	50(4)	
			C_L = 10 pF, V_{DD} ≥ 2.70 V	-	-	180(4)	
			C_L = 10 pF, V_{DD}≥ 1.7 V	-	-	100(4)	
	$t_{f(IO)out}$/ $t_{r(IO)out}$	Output high to low level fall time and output low to high level rise time	C_L = 30 pF, V_{DD} ≥ 2.70 V	-	-	4	ns
			C_L = 30 pF, V_{DD} ≥ 1.7 V	-	-	6	
			C_L = 10 pF, V_{DD}≥ 2.70 V	-	-	2.5	
			C_L = 10 pF, V_{DD}≥ 1.7 V	-	-	4	
-	t_{EXTIpw}	Pulse width of external signals detected by the EXTI controller		10	-	-	ns

1. 特性保证，生产中不测试。
2. I/O速度配置使用OSPEEDRy[1:0]位。GPIOx_SPEEDR GPIO端口输出速度寄存器的描述请参阅STM32F4xx参考手册。
3. 最大频率的定义见*图31*。
4. 对于50mhz以上的最大频率和VDD > 2.4 V，应使用补偿单元。

图31所示。I/O AC特性定义



6.3.17 NRST引脚特性

NRST引脚输入驱动器采用CMOS技术。它连接到一个永久上拉电阻RPU(见*表54)*。

除非另有说明，*表57*中给出的参数均来自于在环境温度和*表14总结的VDD电源电压条件下进行的试验*。参见*表54*:NRST引脚的VIH和VIL值的*I/O静态特性*。

表57。NRST引脚特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
R_{PU}	Weak pull-up equivalent resistor(1)	$V_{IN} = V_{SS}$	30	40	50	kΩ
$V_{F(NRST)}$(2)	NRST Input filtered pulse		-	-	100	ns
$V_{NF(NRST)}$(2)	NRST Input not filtered pulse	V_{DD} > 2.7 V	300	-	-	ns
T_{NRST_OUT}	Generated reset pulse duration	Internal Reset source	20	-	-	µs

1. 上拉设计了一个真正的电阻串联可切换的PMOS。这种PMOS对串联电阻的贡献必须最小(~10%)。

2. 设计保证，生产中不测试。

图32。推荐NRST引脚保护



1. 复位网络保护设备免受寄生复位。
2. 用户必须确保NRST引脚上的电平可以低于*表57中规定的VIL(NRST)最大电平*。否则复位不会被设备考虑在内。

6.3.18 TIM定时器特性

*表58*给出的参数是设计保证的。

有关输入/输出交替功能*特性*(输出比较、输入捕获、外部时钟、PWM输出)的详细信息，请参见*第6.3.16节*:*I/O端口*特性。

表58。TIMx特性(1)(2)

Symbol	Parameter	Conditions(3)	Min	Max	Unit
$t_{res(TIM)}$	Timer resolution time	AHB/APBx prescaler=1 or 2 or 4, $f_{TIMxCLK}$ = 84 MHz	1	-	$t_{TIMxCLK}$
			11.9	-	ns
		AHB/APBx prescaler>4, $f_{TIMxCLK}$ = 84 MHz	1	-	$t_{TIMxCLK}$
			11.9	-	ns
f_{EXT}	Timer external clock frequency on CH1 to CH4	$f_{TIMxCLK}$ = 84 MHz	0	$f_{TIMxCLK}/2$	MHz
			0	42	MHz
Res_{TIM}	Timer resolution		-	16/32	bit
$t_{COUNTER}$	16-bit counter clock period when internal clock is selected	$f_{TIMxCLK}$ = 84 MHz	0.0119	780	µs
t_{MAX_COUNT}	Maximum possible count with 32-bit counter		-	65536 × 65536	$t_{TIMxCLK}$
		$f_{TIMxCLK}$ = 84 MHz	-	51.1	S

1. TIMx是指TIM1到TIM11定时器的通用术语。
2. 设计保证，生产中不测试。
3. APB1的最大定时器频率为42 MHz, APB2的最大定时器频率为84 MHz，通过在RCC_DCKCFGR寄存器中设置TIMPRE位，如果APBx预caler为1或2或4，则TIMxCLK = HCKL，否则TIMxCLK >= 4x PCLKx。

6.3.19 通信接口

I2C接口特性

I2C接口满足标准I2C通信协议的要求，但有以下限制:I/O引脚SDA和SCL映射到的不是“真正的”开漏。当配置为“开漏”时，连接在I/O引脚和VDD之间的PMOS被禁用，但仍然存在。

I2C特性如*表59所示。*有关输入/输出交替功能*特性*(SDA和SCL)的更多细节，请参阅*第6.3.16节*:*I/O端口*特性。

I2C总线接口支持标准模式(高达100 kHz)和快速模式(高达400 kHz)。I2C总线频率可以增加到1 MHz。有关完整解决方案的详细信息，请联系您当地的ST销售代表。

表59。I2C特性

Symbol	Parameter	Standard mode I^2C(1)		Fast mode I^2C(1)(2)		Unit
		Min	Max	Min	Max	
$t_{w(SCLL)}$	SCL clock low time	4.7	-	1.3	-	µs
$t_{w(SCLH)}$	SCL clock high time	4.0	-	0.6	-	
$t_{su(SDA)}$	SDA setup time	250	-	100	-	ns
$t_{h(SDA)}$	SDA data hold time	0	-	0	900(3)	
$t_{r(SDA)}$ $t_{r(SCL)}$	SDA and SCL rise time	-	1000		300	
$t_{f(SDA)}$ $t_{f(SCL)}$	SDA and SCL fall time	-	300	-	300	
$t_{h(STA)}$	Start condition hold time	4.0	-	0.6	-	µs
$t_{su(STA)}$	Repeated Start condition setup time	4.7	-	0.6	-	
$t_{su(STO)}$	Stop condition setup time	4.0	-	0.6	-	µs
$t_{w(STO:STA)}$	Stop to Start condition time (bus free)	4.7	-	1.3	-	µs
C_b	Capacitive load for each bus line	-	400	-	400	pF

1. 设计保证，生产不测试。
2. f_{PCLK1}必须至少为2 MHz，才能达到标准模式I2C频率。快模I2C频率至少为4 MHz，快模I2C时钟最高为400 kHz，快模时钟至少为10 MHz的倍数。
3. 只有当接口不拉伸SCL信号的低周期时，才能满足最大数据保持时间。

图33。I2C总线交流波形及测量电路



1. RS =串联保护电阻。

2. RP =外部上拉电阻。

3. VDD_I2C为I2C总线电源。

表60。SCL频率(fPCLK1= 42 MHz, VDD = VDD_I2C = 3.3 V)(1)(2)

f_{SCL} (kHz)	I2C_CCR value
	R_P = 4.7 kΩ
400	0x8019
300	0x8021
200	0x8032
100	0x0096
50	0x012C
20	0x02EE

1. RP =外部上拉阻力，fSCL = i2c速度

2. 对于200 kHz左右的速度，对实现速度的公差为±5%。对于其他速度范围，对实现速度的公差为±2%。这些变化取决于用于设计应用程序的外部组件的精度。

SPI接口特性

除非另有说明，*表61*中给出的SPI接口参数来自于在环境温度、fPCLKx频率和VDD电源电压条件下进行的测试，其配置如下:

- 输出速度设置为OSPEEDRy[1:0] = 10
- 容性负载C = 30pf
- 测量点在CMOS电平完成:0.5VDD

请参阅*6.3.16节:I/O端口特性*，了解更多关于输入/输出交替功能特性(NSS, SCK, MOSI, MISO用于SPI)的详细信息。

表61。SPI动态特性(1)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{SCK} $1/t_{c(SCK)}$	SPI clock frequency	Master mode, SPI1/4, 2.7 V < V_{DD} < 3.6 V	-	-	42	MHz
		Slave mode, SPI1/4, 2.7 V < V_{DD} < 3.6 V			42	
		Slave transmitter/full-duplex mode, SPI1/4, 2.7 V < V_{DD} < 3.6 V			38(2)	
		Master mode, SPI1/2/3/4, 1.7 V < V_{DD} < 3.6 V			21	
		Slave mode, SPI1/2/3/4, 1.7 V < V_{DD} < 3.6 V			21	
Duty(SCK)	Duty cycle of SPI clock frequency	Slave mode	30	50	70	%
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK high and low time	Master mode, SPI presc = 2	T_{PCLK}–1.5	T_{PCLK}	T_{PCLK}+1.5	ns
$t_{su(NSS)}$	NSS setup time	Slave mode, SPI presc = 2	$4T_{PCLK}$	-	-	ns
$t_{h(NSS)}$	NSS hold time	Slave mode, SPI presc = 2	$2T_{PCLK}$	-	-	ns
$t_{su(MI)}$	Data input setup time	Master mode	0	-	-	ns
$t_{su(SI)}$		Slave mode	2.5	-	-	ns
$t_{h(MI)}$	Data input hold time	Master mode	6	-	-	ns
$t_{h(SI)}$		Slave mode	2.5	-	-	ns
$t_{a(SO)}$	Data output access time	Slave mode	9	-	20	ns
$t_{dis(SO)}$	Data output disable time	Slave mode	8	-	13	ns
$t_{v(SO)}$	Data output valid time	Slave mode (after enable edge), 2.7 V < V_{DD} < 3.6 V	-	9.5	13	ns
		Slave mode (after enable edge), 1.7 V < V_{DD} < 3.6 V	-	9.5	17	ns
$t_{h(SO)}$	Data output hold time	Slave mode (after enable edge), 2.7 V < V_{DD} < 3.6 V	5.5	-	-	ns
		Slave mode (after enable edge), 1.7 V < V_{DD} < 3.6 V	3.5	-	-	ns

表61。SPI动态特性(1)(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
$t_{v(MO)}$	Data output valid time	Master mode (after enable edge)	-	3	5	ns
$t_{h(MO)}$	Data output hold time	Master mode (after enable edge)	2	-	-	ns

1. 特性保证，生产中不测试。
2. 从发射机模式下的最大频率由tv(SO)和su(MI)的和决定，它必须在SCK采样边缘之前适应SCK低相或高相。当SPI与tsu(MI) = 0而Duty(SCK) = 50%的主机通信时，可以实现此值

图34。SPI时序图-奴隶模式和CPHA = 0



图35。SPI时序图-从模式和CPHA = 1(1)



图36。SPI时序图-主模式(1)



I2S接口特性

除非另有说明，*表62*中I2S接口的参数来自于*表14*中总结的环境温度、fPCLKx频率和VDD电源电压条件下进行的试验，配置如下:

- 输出速度设置为OSPEEDRy[1:0] = 10
- 容性负载C = 30pf
- 测量点在CMOS电平完成:0.5VDD

有关输入/输出交替功能*特性*(CK, SD, WS)的更多详细信息，请参阅*6.3.16节*:*I/O端口*特性。

表62。I2S动态特性(1)

Symbol	Parameter	Conditions	Min	Max	Unit
f_{MCK}	I2S Main clock output	-	256x8K	256xFs(2)	MHz
f_{CK}	I2S clock frequency	Master data: 32 bits	-	64xFs	MHz
		Slave data: 32 bits	-	64xFs	
D_{CK}	I2S clock frequency duty cycle	Slave receiver	30	70	%
$t_{v(WS)}$	WS valid time	Master mode	0	6	ns
$t_{h(WS)}$	WS hold time	Master mode	0	-	
$t_{su(WS)}$	WS setup time	Slave mode	1	-	
$t_{h(WS)}$	WS hold time	Slave mode	0	-	
$t_{su(SD_MR)}$	Data input setup time	Master receiver	7.5	-	
$t_{su(SD_SR)}$		Slave receiver	2	-	
$t_{h(SD_MR)}$	Data input hold time	Master receiver	0	-	
$t_{h(SD_SR)}$		Slave receiver	0	-	
$t_{v(SD_ST)}$ $t_{h(SD_ST)}$	Data output valid time	Slave transmitter (after enable edge)	-	27	
$t_{v(SD_MT)}$		Master transmitter (after enable edge)	-	20	
$t_{h(SD_MT)}$	Data output hold time	Master transmitter (after enable edge)	2.5	-	

1. 特性保证，生产中不测试。
2. 256xFs的最大值为42mhz (APB1最大频率)。

注意: *有关采样频率(FS)的更多详细信息,请参阅参考手册的I2S部分。*

*fMCK,fCK和DCK值仅反映数字外设的行为。这些参数的值可能会受到源时钟精度的轻微影响。DCK主要取决于ODD位的值。数字贡献的最小值为(I2SDIV/(2*I2SDIV+ODD),最大值为(I2SDIV+ODD)/(2*I2SDIV+ODD)。每种模式/条件都支持FS最大值。*

图37。I2S从机时序图(Philips协议)(1)



1. LSB发送/接收先前发送的字节。在第一个字节之前不发送LSB发送/接收。

Figure 38. I2S master timing diagram (Philips protocol)(1)



1. LSB发送/接收先前发送的字节。在第一个字节之前不发送LSB发送/接收。

USB OTG全速(FS)特性

此接口存在于USB OTG FS控制器中。

表63。USB OTG FS启动时间

Symbol	Parameter	Max	Unit
$t_{STARTUP}$(1)	USB OTG FS transceiver startup time	1	µs

1. 设计保证，生产不测试。

表64。USB OTG FS直流电气特性

Symbol		Parameter	Conditions	Min.(1)	Typ.	Max.(1)	Unit
Input levels	V_{DD}	USB OTG FS operating voltage		3.0(2)	-	3.6	V
	V_{DI}(3)	Differential input sensitivity	I(USB_FS_DP/DM)	0.2	-	-	V
	V_{CM}(3)	Differential common mode range	Includes V_{DI} range	0.8	-	2.5	
	V_{SE}(3)	Single ended receiver threshold		1.3	-	2.0	
Output levels	V_{OL}	Static output level low	R_L of 1.5 kΩ to 3.6 V(4)	-	-	0.3	V
	V_{OH}	Static output level high	R_L of 15 kΩ to V_{SS}(4)	2.8	-	3.6	
R_{PD}		PA11, PA12 (USB_FS_DM/DP)	V_{IN} = V_{DD}	17	21	24	kΩ
		PA9 (OTG_FS_VBUS)		0.65	1.1	2.0	
R_{PU}		PA11, PA12 (USB_FS_DM/DP)	V_{IN} = V_{SS}	1.5	1.8	2.1	
		PA9 (OTG_FS_VBUS)	V_{IN} = V_{SS}	0.25	0.37	0.55	

1. 所有的电压都是从当地地电位测量的。
2. USB OTG FS功能可确保低至2.7 V，但不能保证完整的USB全速电气特性，在2.7至3.0 V VDD电压范围内会降级。
3. 设计保证，生产不测试。
4. RL是连接在USB OTG FS驱动程序上的负载。

注意: *当VBUS感测功能启用时,PA9应保持在其默认状态(浮动输入),而不是作为备用功能。当启用该功能时,可以在PA9上观察到嵌入式传感块的典型200 µA电流消耗(电流到电压的转换以确定不同的会话)。*

图39。USB OTG FS时序:定义数据信号上升和下降时间



表65。USB OTG FS电气特性(1)

Driver characteristics					
Symbol	**Parameter**	**Conditions**	**Min**	**Max**	**Unit**
t_r	Rise time(2)	C_L = 50 pF	4	20	ns
t_f	Fall time(2)	C_L = 50 pF	4	20	ns
t_{rfm}	Rise/ fall time matching	t_r/t_f	90	110	%
V_{CRS}	Output signal crossover voltage		1.3	2.0	V

1. 设计保证，生产不测试。
2. 测量从10%到90%的数据信号。有关更详细的信息，请参阅USB规格-第7章(版本2.0)。

6.3.20 12位ADC特性

除非另有说明，*表66*中给出的参数来自于在环境温度、fPCLK2频率和VDDA电源电压条件下进行的试验，详见*表14*。

表66。ADC特性

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{DDA}	Power supply	$V_{DDA} - V_{REF+} < 1.2$ V	1.7(1)	-	3.6	V
V_{REF+}	Positive reference voltage		1.7(1)	-	V_{DDA}	V
f_{ADC}	ADC clock frequency	V_{DDA} = 1.7(1) to 2.4 V	0.6	15	18	MHz
		V_{DDA} = 2.4 to 3.6 V	0.6	30	36	MHz
f_{TRIG}(2)	External trigger frequency	f_{ADC} = 30 MHz, 12-bit resolution	-	-	1764	kHz
			-	-	17	$1/f_{ADC}$
V_{AIN}	Conversion voltage range(3)		0 (V_{SSA} or V_{REF-} tied to ground)	-	V_{REF+}	V
R_{AIN}(2)	External input impedance	See *Equation 1* for details	-	-	50	kΩ
R_{ADC}(2)(4)	Sampling switch resistance		-	-	6	kΩ
C_{ADC}(2)	Internal sample and hold capacitor		-	4	7	pF

表66。ADC特性(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
t_{lat}(2)	Injection trigger conversion latency	f_{ADC} = 30 MHz	-	-	0.100	µs
			-	-	3(5)	$1/f_{ADC}$
t_{latr}(2)	Regular trigger conversion latency	f_{ADC} = 30 MHz	-	-	0.067	µs
			-	-	2(5)	$1/f_{ADC}$
t_S(2)	Sampling time	f_{ADC} = 30 MHz	0.100	-	16	µs
			3	-	480	$1/f_{ADC}$
t_{STAB}(2)	Power-up time		-	2	3	µs
t_{CONV}(2)	Total conversion time (including sampling time)	f_{ADC} = 30 MHz 12-bit resolution	0.50	-	16.40	µs
		f_{ADC} = 30 MHz 10-bit resolution	0.43	-	16.34	µs
		f_{ADC} = 30 MHz 8-bit resolution	0.37	-	16.27	µs
		f_{ADC} = 30 MHz 6-bit resolution	0.30	-	16.20	µs
		9 to 492 (t_S for sampling +n-bit resolution for successive approximation)				$1/f_{ADC}$
f_S(2)	Sampling rate (f_{ADC} = 30 MHz, and t_S = 3 ADC cycles)	12-bit resolution Single ADC	-	-	2	Msps
		12-bit resolution Interleave Dual ADC mode	-	-	3.75	Msps
		12-bit resolution Interleave Triple ADC mode	-	-	6	Msps
I_{VREF+}(2)	ADC V_{REF} DC current consumption in conversion mode		-	300	500	µA
I_{VDDA}(2)	ADC V_{DDA} DC current consumption in conversion mode		-	1.6	1.8	mA

1. V_{DDA} minimum value of 1.7 V is possible with the use of an external power supply supervisor (refer to *Section 3.14.2: 内部复位OFF)*。

2. 特性保证，生产中不测试。

3. VREF+内部连接VDDA, VREF-内部连接vsa。

4. 给出了VDD=1.7 V时的RADC最大值，VDD=3.3 V时的最小值。

5. 对于外部触发器，必须在*表66中指定的延迟上加上1/fPCLK2的延迟。*

式1:RAIN max公式

$$R_{AIN} = \frac{(k - 0,5)}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

上面的公式(公式*1)*用于确定误差低于LSB的1/4时允许的最大外部阻抗。N = 12(从12位分辨率开始)，k是在ADC_SMPR1寄存器中定义的采样周期数。

表67。fADC = 18 MHz时的ADC精度(1)

Symbol	Parameter	Test conditions	Typ	Max(2)	Unit
ET	Total unadjusted error	f_{ADC} =18 MHz V_{DDA} = 1.7 to 3.6 V V_{REF} = 1.7 to 3.6 V $V_{DDA} - V_{REF}$ < 1.2 V	±3	±4	LSB
EO	Offset error		±2	±3	
EG	Gain error		±1	±3	
ED	Differential linearity error		±1	±2	
EL	Integral linearity error		±2	±3	

1. 在受限的VDD、频率和温度范围内可以实现更好的性能。
2. 特性保证，生产中不测试。

表68。fADC = 30 MHz时的ADC精度(1)

Symbol	Parameter	Test conditions	Typ	Max(2)	Unit
ET	Total unadjusted error	f_{ADC} = 30 MHz, R_{AIN} < 10 kΩ, V_{DDA} = 2.4 to 3.6 V, V_{REF} = 1.7 to 3.6 V, $V_{DDA} - V_{REF}$ < 1.2 V	±2	±5	LSB
EO	Offset error		±1.5	±2.5	
EG	Gain error		±1.5	±4	
ED	Differential linearity error		±1	±2	
EL	Integral linearity error		±1.5	±3	

1. 在受限的VDD、频率和温度范围内可以实现更好的性能。
2. 特性保证，生产中不测试。

表69。fADC下的ADC精度= 36 MHz(1)

Symbol	Parameter	Test conditions	Typ	Max(2)	Unit
ET	Total unadjusted error	f_{ADC} =36 MHz, V_{DDA} = 2.4 to 3.6 V, V_{REF} = 1.7 to 3.6 V $V_{DDA} - V_{REF}$ < 1.2 V	±4	±7	LSB
EO	Offset error		±2	±3	
EG	Gain error		±3	±6	
ED	Differential linearity error		±2	±3	
EL	Integral linearity error		±3	±6	

1. 在受限的VDD、频率和温度范围内可以实现更好的性能。
2. 特性保证，生产中不测试。

表70。fADC = 18 MHz时的ADC动态精度-有限测试条件(1)

Symbol	Parameter	Test conditions	Min	Typ	Max	Unit
ENOB	Effective number of bits	f_{ADC} =18 MHz V_{DDA} = V_{REF+}= 1.7 V Input Frequency = 20 KHz Temperature = 25 °C	10.3	10.4	-	bits
SINAD	Signal-to-noise and distortion ratio		64	64.2	-	dB
SNR	Signal-to-noise ratio		64	65	-	
THD	Total harmonic distortion		-67	-72	-	

1. 特性保证，生产中不测试。

表71。fADC = 36 MHz时的ADC动态精度-有限测试条件(1)

Symbol	Parameter	Test conditions	Min	Typ	Max	Unit
ENOB	Effective number of bits	f_{ADC} = 36 MHz V_{DDA} = V_{REF+} = 3.3 V Input Frequency = 20 KHz Temperature = 25 °C	10.6	10.8	-	bits
SINAD	Signal-to noise and distortion ratio		66	67	-	dB
SNR	Signal-to noise ratio		64	68	-	
THD	Total harmonic distortion		-70	-72	-	

1. 特性保证，生产中不测试。

注意: ADC精度与负注入电流:应避免在任何模拟输入引脚上注入负电流，因为这会大大降低在另一个模拟输入上执行转换的精度。建议在模拟引脚上添加一个肖特基二极管(引脚对地)，这可能会注入负电流。

在*第6.3.16*节中规定的IINJ(PIN码)和ΣI INJ(PIN码)范围内的任何正注入电流都不会影响ADC精度。

图40。ADC精度特性



1. 参见*表68*。
2. 实际传递曲线的例子。
3. 理想的传递曲线。
4. 终点相关线。
5. ET = Total Unadjusted Error:实际与理想传递曲线之间的最大偏差。EO =偏移误差:第一次实际转变与第一次理想转变之间的偏差。EG =增益误差:最后一次理想跃迁与最后一次实际跃迁之间的偏差。

   微分线性误差:实际步长与理想步长之间的最大偏差。EL =积分线性误差:任何实际过渡与终点相关线之间的最大偏差。

图41。使用ADC的典型连接图



1. RAIN、RADC、CADC的数值见*表66*。
2. $C_{parasitic}$ represents the capacitance of the PCB (dependent on soldering and PCB layout quality) plus the pad capacitance (roughly 5 pF). A high $C_{parasitic}$ value downgrades conversion accuracy. To remedy this, f_{ADC} should be reduced.

通用PCB设计指南

根据VREF+是否连接VDDA，*进行电源去耦,如图42*或图43所示。10个nF电容器应该是陶瓷的(质量好)。应尽可能靠近芯片放置。

图42。电源和基准解耦(VREF+未连接到VDDA)



1. V_{REF+} and V_{REF-} inputs are both available on UFBGA100. V_{REF+} is also available on LQFP100. When VREF+和VREF-不可用，它们内部连接VDDA和vsa。

图43。电源和基准解耦(VREF+连接到VDDA)



1. VREF+和VREF-输入都可以在UFBGA100上使用。VREF+在LQFP100上也可用。当VREF+和VREF-不可用时，内部连接VDDA和vsa。

6.3.21 温度传感器特性

表72。温度传感器特性

Symbol	Parameter	Min	Typ	Max	Unit
T_L(1)	V_{SENSE} linearity with temperature	-	±1	±2	°C
Avg_Slope(1)	Average slope	-	2.5	-	mV/°C
V_{25}(1)	Voltage at 25 °C	-	0.76	-	V
t_{START}(2)	Startup time	-	6	10	µs
T_{S_temp}(2)	ADC sampling time when reading the temperature (1 °C accuracy)	10	-	-	µs

1. 特性保证，生产中不测试。
2. 设计保证，生产中不测试。

表73。温度传感器校准值

Symbol	Parameter	Memory address
TS_CAL1	TS ADC raw data acquired at temperature of 30 °C, V_{DDA}= 3.3 V	0x1FFF 7A2C - 0x1FFF 7A2D
TS_CAL2	TS ADC raw data acquired at temperature of 110 °C, V_{DDA}= 3.3 V	0x1FFF 7A2E - 0x1FFF 7A2F

6.3.22 VBAT监控特性

表74。VBAT监控特性

Symbol	Parameter	Min	Typ	Max	Unit
R	Resistor bridge for V_{BAT}	-	50	-	KΩ
Q	Ratio on V_{BAT} measurement	-	4	-	
Er(1)	Error on Q	–1	-	+1	%
T_{S_vbat}(2)(2)	ADC sampling time when reading the V_{BAT} 1 mV accuracy	5	-	-	µs

1. 设计保证，生产不测试。
2. 在应用中通过多次迭代可以确定最短的采样时间。

6.3.23 嵌入式参考电压

*表75*中给出的参数来自于在环境温度和*表14中总结的VDD电源电压条件下进行的测试。*

表75。嵌入式内部参考电压

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{REFINT}	Internal reference voltage	–40 °C < T_A < +105 °C	1.18	1.21	1.24	V
$T_{S_vrefint}$(1)	ADC sampling time when reading the internal reference voltage	-	10	-	-	µs
V_{RERINT_s}(2)	Internal reference voltage spread over the temperature range	V_{DD} = 3V ± 10mV	-	3	5	mV

表75。嵌入式内部参考电压(续)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
T_{Coeff}(2)	Temperature coefficient	-	-	30	50	ppm/°C
t_{START}(2)	Startup time	-	-	6	10	µs

1. 在应用中通过多次迭代可以确定最短的采样时间。
2. 设计保证，生产中不测试

表76。内部参考电压校准值

Symbol	Parameter	Memory address
V_{REFIN_CAL}	Raw data acquired at temperature of 30 °C V_{DDA} = 3.3 V	0x1FFF 7A2A - 0x1FFF 7A2B

6.3.24 SD/SDIO MMC卡主机接口(SDIO)特点

除非另有说明，*表77*中给出的SDIO/MMC接口参数来自于在环境温度、fPCLK2频率和VDD电源电压条件下进行的测试，其配置如下:

· 输出速度设置为OSPEEDRy[1:0] = 10
· 容性负载C = 30pf
· 测量点在CMOS电平完成:0.5VDD

有关输入/*输出特性*的更多细节，请参阅*第6.3.16节*:I/O*端口*特性。

图44。SDIO高速模式



图45。SD默认模式



表77。动态特性:SD / MMC特性(1)(2)

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{PP}	Clock frequency in data transfer mode		0	-	48	MHz
-	SDIO_CK/fPCLK2 frequency ratio		-	-	8/3	-
$t_{W(CKL)}$	Clock low time	fpp = 48MHz	8.5	9	-	ns
$t_{W(CKH)}$	Clock high time	fpp = 48MHz	8.3	10	-	
CMD, D inputs (referenced to CK) in MMC and SD HS mode						
t_{ISU}	Input setup time HS	fpp = 48MHz	3.5	-	-	ns
t_{IH}	Input hold time HS	fpp = 48MHz	0	-	-	
CMD, D outputs (referenced to CK) in MMC and SD HS mode						
t_{OV}	Output valid time HS	fpp = 48MHz	-	4.5	7	ns
t_{OH}	Output hold time HS	fpp = 48MHz	3	-	-	
CMD, D inputs (referenced to CK) in SD default mode						
t_{ISUD}	Input setup time SD	fpp = 24MHz	1.5	-	-	ns
t_{IHD}	Input hold time SD	fpp = 24MHz	0.5	-	-	
CMD, D outputs (referenced to CK) in SD default mode						
t_{OVD}	Output valid default time SD	fpp =24MHz	-	4.5	6.5	ns
t_{OHD}	Output hold default time SD	fpp =24MHz	3.5	-	-	

1. 数据基于表征结果，未在生产中进行测试。
2. VDD = 2.7 ~ 3.6 V。

6.3.25 RTC特点

表78。RTC特点

Symbol	Parameter	Conditions	Min	Max
-	f_{PCLK1}/RTCCLK frequency ratio	Any read/write operation from/to an RTC register	4	-

7 方案特点

7.1 包装机械数据

为了满足环境要求，ST根据其环境合规水平，提供不同等级的ECOPACK®封装。ECOPACK规格，等级定义和产品状态可在:*www.st.com*。ECOPACK®是一个ST商标。

安装7.1.1 WLCSP49, 3.06 x 3.06 mm, 0.4 mm间距晶圆级芯片尺寸封装

图46。WLCSP49晶圆级芯片尺寸封装大纲



1. 绘图不按比例。

表79。STM32F401xCE WLCSP49晶圆级芯片尺寸封装机械数据

Symbol	millimeters			inches(1)		
	Min	Typ	Max	Min	Typ	Max
A	0.525	0.555	0.585	0.0207	0.0219	0.0230
A1	-	0.175	-	-	0.0069	-

表79。STM32F401xCE WLCSP49晶圆级芯片尺寸封装机械数据

Symbol	millimeters			inches(1)		
	Min	Typ	Max	Min	Typ	Max
A2	-	0.380	-	-	0.0150	-
A3(2)	-	0.025	-	-	0.0010	-
b(3)	0.220	0.250	0.280	0.0087	0.0098	0.0110
D	2.994	3.029	3.064	0.1179	0.1193	0.1206
E	2.994	3.029	3.064	0.1179	0.1193	0.1206
e	-	0.400	-	-	0.0157	-
e1	-	2.400	-	-	0.0945	-
e2	-	2.400	-	-	0.0945	-
F	-	0.3145	-	-	0.0124	-
G	-	0.3145	-	-	0.0124	-
aaa	-	0.100	-	-	0.0039	-
bbb	-	0.100	-	-	0.0039	-
ccc	-	0.100	-	-	0.0039	-
ddd	-	0.050	-	-	0.0020	-
eee	-	0.050	-	-	0.0020	-

1. 以英寸为单位的值由毫米转换为四舍五入到4位小数。
2. 背面涂层
3. 尺寸以平行于主基准面Z的最大凸起直径测量。

图47。WLCSP49 0.4毫米间距晶圆级芯片尺寸推荐占地面积



表80。WLCSP49推荐PCB设计规则(0.4 mm间距)

Dimension	Recommended values
Pitch	0.4 mm
Dpad	260 µm max. (circular) 220 µm recommended
Dsm	300 µm min. (for 260 µm diameter pad)
PCB pad design	Non-solder mask defined via underbump allowed

设备标识

图48。WLCSP49打标示例(俯视图)



1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet
合格，因此尚未准备好用于生产以及由此产生的任何后果
使用将不收取ST费。在任何情况下，ST都不对客户使用这些工程承担责任
生产中的样品。在决定使用这些工程之前，必须与ST质量部门联系
样品进行鉴定活动。

7.1.2 UFQFPN48, 7 × 7毫米，0.5毫米间距封装

图49。UFQFPN48, 7 × 7mm, 0.5 mm间距，封装外形



1. 绘图不按比例。
2. 所有的引线/焊盘也应焊接到PCB上，以提高引线/焊盘的焊点寿命。
3. UFQFPN封装的底面有一个外露的模垫。建议将此背面衬垫连接并焊接到PCB地。

表81。UFQFPN48, 7 × 7mm，间距0.5 mm，封装机械数据

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A	0.500	0.550	0.600	0.0197	0.0217	0.0236
A1	0.000	0.020	0.050	0.0000	0.0008	0.0020
D	6.900	7.000	7.100	0.2717	0.2756	0.2795
E	6.900	7.000	7.100	0.2717	0.2756	0.2795
D2	5.500	5.600	5.700	0.2165	0.2205	0.2244
E2	5.500	5.600	5.700	0.2165	0.2205	0.2244
L	0.300	0.400	0.500	0.0118	0.0157	0.0197

表81。UFQFPN48, 7 × 7mm, 0.5 mm节距，封装机械数据(续)

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
T	-	0.152	-	-	0.0060	-
b	0.200	0.250	0.300	0.0079	0.0098	0.0118
e	-	0.500	-	-	0.0197	-

1. 以英寸为单位的值由毫米转换为四舍五入到4位小数。

Figure 50. UFQFPN48 recommended footprint



1. 尺寸以毫米为单位。

设备标识

图51。UFQFPN48打标示例(俯视图)



1. 标记为“ES”，“E”或随附工程样品通知信的部件尚未合格，因此尚未准备好用于生产，由此产生的任何后果将不由ST负责。在任何情况下，ST都不对客户在生产中使用这些工程样品负责。在决定使用这些工程样品进行鉴定活动之前，必须与ST质量部门联系。

7.1.3 LQFP64, 10 x 10 mm, 64引脚低轮廓四平面封装

图52。LQFP64, 10 × 10 mm, 64引脚低轮廓四平面封装外形



1. 绘图不按比例。

表82。LQFP64, 10 × 10mm, 64引脚低轮廓四平面封装机械数据

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A	-	-	1.60	-	-	0.0630
A1	0.05	-	0.15	0.0020	-	0.0059
A2	1.35	1.40	1.45	0.0531	0.0551	0.0571
b	0.17	0.22	0.27	0.0067	0.0087	0.0106
c	0.09	-	0.20	0.0035	-	0.0079
D	-	12.00	-	-	0.4724	-
D1	-	10.00	-	-	0.3937	-
E	-	12.00	-	-	0.4724	-
E1	-	10.00	-	-	0.3937	-
e	-	0.50	-	-	0.0197	-
K	0°	3.5°	7°	0°	3.5°	7°
L	0.45	0.60	0.75	0.0177	0.0236	0.0295
L1	-	1.00	-	-	0.0394	-
N	Number of pins					
	64					

1. 以英寸为单位的值由毫米转换为四舍五入到4位小数。

图53。LQFP64推荐占用空间



1. 尺寸以毫米为单位。

设备标识

图54。LQFP64标记示例(俯视图)



1. Parts marked as “ES”, “E” or accompanied by an Engineering Sample notification letter, are not yet qualified and therefore not yet ready to be used in production and any consequences deriving from such usage will not be at ST charge. In no event, ST will be liable for any customer usage of these engineering
样品在生产中。在决定使用这些工程之前，必须与ST质量部门联系
样品进行鉴定活动。

7.1.4 LQFP100, 14 x 14 mm, 100引脚低轮廓四平面封装

图55。LQFP100, 14 x 14 mm, 100引脚低轮廓四平面封装外形



1. 绘图不按比例。

表83。LQPF100, 14 × 14毫米，100针低轮廓四平面封装机械数据

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A	-	-	1.6	-	-	0.063
A1	0.05	-	0.15	0.002	-	0.0059
A2	1.35	1.4	1.45	0.0531	0.0551	0.0571
b	0.17	0.22	0.27	0.0067	0.0087	0.0106
c	0.09	-	0.2	0.0035	-	0.0079
D	15.8	16	16.2	0.622	0.6299	0.6378
D1	13.8	14	14.2	0.5433	0.5512	0.5591
D3	-	12	-	-	0.4724	-
E	15.8	16	16.2	0.622	0.6299	0.6378
E1	13.8	14	14.2	0.5433	0.5512	0.5591
E3	-	12	-	-	0.4724	-
e	-	0.5	-	-	0.0197	-
L	0.45	0.6	0.75	0.0177	0.0236	0.0295
L1	-	1	-	-	0.0394	-
K	0.0°	3.5°	7.0°	0.0°	3.5°	7.0°
ccc		0.08			0.0031	

1. 以英寸为单位的值由毫米转换为四舍五入到4位小数。

Figure 56. LQFP100 recommended footprint



1. 尺寸以毫米为单位。

设备标识

图57。LQPF100标记示例(俯视图)



1. 标记为“ES”，“E”或随附工程样品通知信的部件尚未合格，因此尚未准备好用于生产，由此产生的任何后果将不由ST负责。在任何情况下，ST都不对客户在生产中使用这些工程样品负责。在决定使用这些工程样品进行鉴定活动之前，必须与ST质量部门联系。

7.1.5 UFBGA100, 7 × 7毫米，0.5毫米间距封装

图58。UFBGA100, 7 × 7毫米，0.50毫米间距，超细间距球栅阵列封装外形



1. 绘图不按比例。

表84。UFBGA100, 7 × 7毫米，0.50毫米间距，超细间距球栅阵列封装机械数据

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A	0.460	0.530	0.600	0.0181	0.0209	0.0236
A1	0.050	0.080	0.110	0.0020	0.0031	0.0043
A2	0.400	0.450	0.500	0.0157	0.0177	0.0197
A3	-	0.130	-	-	0.0051	-
A4	0.270	0.320	0.370	0.0106	0.0126	0.0146
b	0.200	0.250	0.300	0.0079	0.0098	0.0118
D	6.950	7.000	7.050	0.2736	0.2756	0.2776
D1	5.450	5.500	5.550	0.2146	0.2165	0.2185
E	6.950	7.000	7.050	0.2736	0.2756	0.2776
E1	5.450	5.500	5.550	0.2146	0.2165	0.2185
e	-	0.500	-	-	0.0197	-
F	0.700	0.750	0.800	0.0276	0.0295	0.0315

表84。UFBGA100, 7 × 7mm, 0.50 mm节距，超细节距球栅阵列封装机械数据(续)

Symbol	millimeters			inches(1)		
	Min.	Typ.	Max.	Min.	Typ.	Max.
ddd	-	-	0.100	-	-	0.0039
eee	-	-	0.150	-	-	0.0059
fff	-	-	0.050	-	-	0.0020

1. 以英寸为单位的值由毫米转换为四舍五入到4位小数。

图59。焊盘推荐PCB设计规则(0.5 mm间距BGA)



Pitch	0.5 mm
D pad	0.27 mm
Dsm	0.35 mm typ (depends on the soldermask registration tolerance)
Solder paste	0.27 mm aperture diameter

ai15495

1. 推荐使用非阻焊定义(NSMD)焊盘。
2. 4 ~ 6mil锡膏丝印工艺。

设备标识

图60。UFBGA100标记示例(俯视图)



1. 标记为“ES”，“E”或随附工程样品通知信的部件尚未合格，因此尚未准备好用于生产，由此产生的任何后果将不由ST负责。在任何情况下，ST都不对客户在生产中使用这些工程样品负责。在决定使用这些工程样品进行鉴定活动之前，必须与ST质量部门联系。

7.2 热特性

最大芯片结温(TJmax)绝不能超过*60页表14:一般工作条件*中给出的值。

最大芯片结温，tjmax。，单位为摄氏度，可以用下式计算:

T_J max = T_A max + (PD max x Θ_{JA})

地点:

· TA max为最高环境温度，单位为°C;
· ΘJA为封装结对环境热阻，单位为°C/W;
· PD max是PINT max和PI/Omax的总和(PD max = PINT max + PI/Omax),
· PINT max是IDD和VDD的乘积，用瓦表示。这是芯片内部的最大功率。

PI/O max表示输出引脚上的最大功耗，其中:

$P_{I/O}$ max = Σ (V_{OL} × I_{OL}) + Σ((V_{DD} – V_{OH}) × I_{OH}),

考虑到应用中低电平和高电平I/ o的实际VOL / IOL和VOH / IOH。

表85。封装热特性

Symbol	Parameter	Value	Unit
Θ_{JA}	**Thermal resistance junction-ambient** UFQFPN48	32	°C/W
	Thermal resistance junction-ambient WLCSP49	51	
	Thermal resistance junction-ambient LQFP64	50	
	Thermal resistance junction-ambient LQFP100	42	
	Thermal resistance junction-ambient UFBGA100	56	

7.2.1 参考文档

JESD51-2集成电路热测试方法环境条件-自然对流(静止空气)。可从www.jedec.org获取。

8 零件编号

表86。排序信息方案



表87。设备顺序码

Reference	Order codes
STM32F401xD	STM32F401CDY6, STM32F401RDT6, STM32F401VDT6, STM32F401CDU6, STM32F401VDH6
STM32F401xE	STM32F401CEY6, STM32F401RET6, STM32F401VET6, STM32F401CEU6, STM32F401VEH6

9 修订历史

表88。文件修订历史

Date	Revision	Changes
16-Jan-2014	1	Initial release.
24-Feb-2014	2	Updated Flash memory size in *Table 2: STM32F401xD/xE features and peripheral counts*. Added alternate functions mapped on PCx, PDx and PEx GPIOS in *Table 9: Alternate function mapping*
22-Jan-2015	3	Updated UFQFPN48 in *Table 3: Regulator ON/OFF and internal power supply supervisor availability*. Updated number of EXTI lines in *Section 3.10: External interrupt/event controller (EXTI)*. Updated *Table 54: I/O static characteristics* Added WLCSP49 *Figure 47: WLCSP49 0.4 mm pitch wafer level chip size recommended footprint* and *Table 80: WLCSP49 recommended PCB design rules (0.4 mm pitch)*. Updated *Figure 48: Example of WLCSP49 marking (top view).* Updated *Figure 51: Example of UFQFPN48 marking (top view).* Updated *Figure 54: Example of LQFP64 marking (top view).* Updated *Figure 57: Example of LQPF100 marking (top view).* Updated *Figure 60: Example of UFBGA100 marking (top view).* Added notes below all engineering sample marking schematics.

I重要通知-请仔细阅读

意法半导体及其子公司(“ST”)保留随时对ST产品和/或本文档进行更改、更正、增强、修改和改进的权利，恕不另行通知。买方下单前，应先取得有关ST产品的最新资料。ST产品是根据ST在确认订单时的销售条款和条件销售的。

买方全权负责ST产品的选择、选择和使用，ST对买方产品的应用协助或设计不承担任何责任。

ST在此未授予任何明示或暗示的知识产权许可。

若ST产品的规定与本协议中所述信息不同，则转售该产品将使ST对该产品授予的任何保证无效。

ST和ST标识均为ST的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息将取代本文档之前任何版本中先前提供的信息。

©2015意法半导体-保留所有权利