设计的功能描述(含所有实现的指令描述,以及单周期/流水线 CPU 频率)

实现了 R 类型指令中的 add/sub/and/or/xor/sll/srl/sra、

I 类型指令中的 addi/andi/ori/xori/slli/srli/srai/lw/jalr、


B 类型指令中的 beq/bne/blt/bge 和 lui/jal/sw 等 24 条基本指令。

CPU 的频率为 25MHz,外设的频率为 1kHz。

设计的主要特色 (除基本要求以外的设计)

- 1. 将 jarl 所需要的数据处理指令从本来该在的执行阶段挪到取指模块,这样 执行模块能更专注该有的逻辑运算而不用进行判断输出(参考书目中给的 设计图也是这个思想);
- 2. 由于分支控制的指令只要实现四条,所以可以简单的用 ALU 的输出和操作码来进行判断,这样可以简化设计一个分支控制的模块,而将整个模块融入到 CPU 的控制模块当中。


资源使用情况、功耗数据截图 (实现后)




1 单周期 CPU 设计与实现

1.1 单周期 CPU 整体框图

(要求: 无需画出模块内的逻辑, 但要标出模块之间信号线的信号名和位宽, 以及说明每个模块的功能含义)





取指模块功能:

根据程序计数器 PC 中的指令地址,从存储器中取出一条指令,同时,PC 根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到"地址转移"指令时,则控制器把"转移地址"送入 PC,当然得到的"地址"需要做些变换才送入PC。

译码模块功能:

对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。

执行模块功能:

根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。


控制模块功能:

根据 IROM 的输出对操作码进行判断,给其他模块传递操作控制的信号。

1.2 单周期 CPU 模块详细设计

(要求:各个模块的详细设计图,要包含内部的子模块,以及关键性逻辑,标出信号名和位宽,并有详细说明)


取指模块:




Jal_selr: 进行 JALR 指令的输出操作





PC: 32bit 寄存器,存储着当前指令的地址




IMM_sel:控制 NPC 立即数的输入










控制模块:

输入输出:



1.3 单周期 CPU 仿真及结果分析

