# 计算机组成

# CPU形式建模综合方法 一一单周期数据通路

高小鹏

北京航空航天大学计算机学院 系统结构研究所

# 必需的部件

PC、NPC、IM

为什么IM省略了地址最低2 位?

■ Br: 1~B类指令

| 名称  | 功能       | 输入        | 输出        |
|-----|----------|-----------|-----------|
|     |          | NPC[31:0] | PC[31:0]  |
| PC  | 指向指令存储器  | Clk       |           |
|     |          | Reset     |           |
|     |          | PC[31:0]  | NPC[31:0] |
| NDC | 计算下一个PC值 | Imm[15:0] |           |
| NPC |          | Br        |           |
|     |          | Zero      |           |
| IM  | 指令存储器    | Ad[31:2]  | DO[31:0]  |

## 部件描述与HDL建模

### ▪ 示例: PC

#### 4.1.1. 基本描述

PC 模块的主要功能是将 NPC[31:0]的值保存并输出。PC 的各种取值将根据 所执行的指令、外部状态(中断)及处理器控制器的当前状态的不同,由数据通路 其他部件生成。

#### 4.1.2. 模块接口

表 4-1 PC 接口信号定义

| 信号名          | 方向 | 描述           |
|--------------|----|--------------|
| Clk          | I  | MIPS-C 处理器时钟 |
| Reset        | I  | 复位信号         |
| NextPC[31:0] | I  | 下一个 PC 值     |
| PC[31:0]     | О  | PC 输出        |

# 部件描述与HDL建模

▪ 示例: PC

#### 4.1.3. 功能定义

PC 模块的核心是一个寄存器。该寄存器在 Clk上升沿 时将 NextPC[31:0]锁 存并输出。

#### 表 4-2 PC 功能需求定义

| 编号 | 功能名称  |                        | 功能描述           |           |    |
|----|-------|------------------------|----------------|-----------|----|
| 1  | 初始化   | 当 Reset 信号有效后,PC       | 输出 0xBFC00000。 |           |    |
| 2  | PC 更新 | 当时钟上升沿到来时,<br>从PC端口输出。 | 将NextPC        | 写入 PC 内部, | 并且 |

### 必需的部件: RF

■ RF: 寄存器文件

□ 32个寄存器; 0号寄存器永远为0

| 名称 | 功能    | 输入       | 输出        |
|----|-------|----------|-----------|
|    |       | A1[4:0]  | RD1[31:0] |
|    |       | A2[4:0]  | RD2[31:0] |
|    |       | A3[4:0]  |           |
| RF | 寄存器文件 | WD[31:0] |           |
|    |       | RegWr    |           |
|    |       | Clk      |           |
|    |       | Reset    |           |

### 必需的部件: ALU、DM

· ALU: 各类运算、地址计算

■ DM: 数据存储器

| 名称  | 功能             | 输入        | 输出       |
|-----|----------------|-----------|----------|
|     |                | A[31:0]   | C[31:0]  |
| ALU | 加/减/或          | B[31:0]   |          |
|     |                | Op[X:0]   |          |
|     |                | Ad[31:2]  | DO[31:0] |
| DM  | 米ケナワ ナニ ム女 555 | DIn[31:0] |          |
| DM  | 数据存储器          | DMWr      |          |
|     |                | Clk       |          |

### 数据通路设计表格

- 基于部件的数据通路设计思路:建立功能部件 之间的输入信号/输出信号的连接关系
- ▶ 表格:记录了部件输入信号的输入来源
  - □ 忽略控制类信号,只保留数据类信号

| +1 | 指令 | N  | IPC | PC  | IM | RF |    |    |    | A | <b>LU</b> | DM |     |
|----|----|----|-----|-----|----|----|----|----|----|---|-----------|----|-----|
| 1  | 百文 | PC | Imm | NPC | Ad | A1 | A2 | A3 | WD | Α | В         | Ad | Din |
|    |    |    |     |     |    |    |    |    |    |   |           |    |     |

# 单指令数据通路构造的一般性方法

- S1: 阅读每条指令→发现所有的新增需求
- S2:对每个新增需求(2种处理方法)
  - □ 合并至已有部件 ◀
    - ◆修改已有部件设计描述: {F', I', O'}
  - □ 需要新增部件
    - ◆建立新增部件设计描述: {F, I, O}
- S3: 对每个部件的输入信号设置输入来源

#### 原则:

- ◆来源相同/相近
- ◆目的相同/相近

|      | NP    | С   | PC      | IM    |    | RF |    |    | A | \LU | D  |
|------|-------|-----|---------|-------|----|----|----|----|---|-----|----|
| 指令   | PC    | lmm | NPC     | Ad    | A1 | A2 | A3 | WD | А | В   | Ad |
| addu | PC.PC |     | NPC.NPC | PC.PC |    |    |    |    |   |     |    |


- □ NPC.PC: 固定连接
  - ◆ 为了计算下一个地址,必须输入PC值
- □ PC.NPC: 固定连接
  - ◆ 由于NPC承担了下一个PC值的计算,因此PC只是存储NPC的计算结果而已
- □ IM.Ad: 固定连接
  - ◆ IM的地址只能来自PC

| 比人   | N     | IPC | PC      | IM    |           | RF        |           |    | ALU |   |  |
|------|-------|-----|---------|-------|-----------|-----------|-----------|----|-----|---|--|
| 指令   | PC    | lmm | NPC     | Ad    | A1        | A2        | A3        | WD | Α   | В |  |
| addu | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] | IM[15:11] |    |     |   |  |


| 3 | 1 26    | 25  | <b>21 2</b> 0 | 0 16     | <b>15</b> | 11         | 10 6  | 5 0    |
|---|---------|-----|---------------|----------|-----------|------------|-------|--------|
|   | special | ¥C. |               | <b>*</b> |           | ۲ <b>ط</b> | 0     | addu   |
|   | 000000  | rs  |               | rt       |           | rd         | 00000 | 100001 |
| _ | 6       | 5   |               | 5        |           | 5          | 5     | 6      |

- □ A1: rs的寄存器编号
  - ◆ rs寄存器的编号对应IM[25:21]
- □ A2/A3: 同理

| 北公   | N     | IPC | PC      | IM    | RF        |           |           |       |        | \LU    | DM |     |
|------|-------|-----|---------|-------|-----------|-----------|-----------|-------|--------|--------|----|-----|
| 指令   | РС    | Imm | NPC     | Ad    | A1        | A2        | А3        | WD    | А      | В      | Ad | Din |
| addu | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] | IM[15:11] | ALU.C | RF.RD1 | RF.RD2 |    |     |



- □前提
  - ◆ rd的值来自加法运算
  - ◆ ALU具有加法功能
- □ 结论: RF回写数据来自ALU



| <b>指</b> 念 - | N     | IPC | PC      | IM    |           | R         | F         |       | Al     | DM     |    |     |
|--------------|-------|-----|---------|-------|-----------|-----------|-----------|-------|--------|--------|----|-----|
| 指令           | PC    | Imm | NPC     | Ad    | A1        | A2        | A3        | WD    | Α      | В      | Ad | Din |
| addu         | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] | IM[15:11] | ALU.C | RF.RD1 | RF.RD2 |    |     |

| _ | 31 26             | 25 21 | 20 16 | 15 11 | 10 6    | 5 0            |
|---|-------------------|-------|-------|-------|---------|----------------|
|   | special<br>000000 | rs    | rt    | rd    | 0 00000 | addu<br>100001 |
| - | 6                 | 5     | 5     | 5     | 5       | 6              |

□ ADDU对2个寄存器进行加法, 因此ALU的A和B自然就对应RF 的2个数据输出

#### T 完全可以交换A和B的输入来源。 固定关系更利于降低复杂度

#### RTL

$$R[rd] \leftarrow R[rs] + R[rt]$$
  
 $PC \leftarrow PC + 4$ 

#### **BEQ**

| #: A | ١     | IPC      | PC      | IM    |           | R         | Δ  | <b>LU</b> | D      | М      |    |     |
|------|-------|----------|---------|-------|-----------|-----------|----|-----------|--------|--------|----|-----|
| 指令   | PC    | Imm      | NPC     | Ad    | A1        | A2        | A3 | WD        | Α      | В      | Ad | Din |
| beq  | PC.PC | IM[15:0] | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] |    |           | RF.RD1 | RF.RD2 |    |     |

| 3 | 1 26          | 25 | 21 | 20 | 16 | 15     | 0 |
|---|---------------|----|----|----|----|--------|---|
|   | beq<br>000100 | rs |    | rt |    | offset |   |
| - | 6             | 5  |    | 5  |    | 16     |   |

□ 要点: PC计算涉及到立即数; 借用ALU减法实现比较

```
if (R[rs] == R[rt] )
    PC←PC+4 + sign_ext(imm16) || 00)
else
    PC←PC+4
```

#### **ADDIU**

| 北久    | ١  | IPC | PC  | IM |    | R  | F  |    | S_EXT | P | ALU | D  | Μ |
|-------|----|-----|-----|----|----|----|----|----|-------|---|-----|----|---|
| 指令    | РС | lmm | NPC | Ad | A1 | A2 | А3 | WD | lmm   | А | В   | Ad |   |
| addiu |    |     |     |    |    |    |    |    |       |   |     |    |   |

- □ Sign\_ext(): 这是一个新的计算需求
  - ◆ 在原有的数据通路中无法满足
- □ S\_EXT:对应的新增功能部件

RTL
$$R[rt] \leftarrow R[rs] + sign_ext(imm16)$$

$$PC \leftarrow PC + 4$$

# S\_EXT: 新增的部件

• S\_EXT: 有符号扩展

| 名称    | 功能                 | 输入        | 输出        |
|-------|--------------------|-----------|-----------|
| S_EXT | 将16位补码扩展为32<br>位补码 | Imm[15:0] | Ext[31:0] |

```
HDL建模: sign_ext.v
```

#### **ADDIU**

| 比么    | N     | IPC | PC      | IM    |           | R  | F         |       | S_EXT    | Д      | \LU       | D  | М   |
|-------|-------|-----|---------|-------|-----------|----|-----------|-------|----------|--------|-----------|----|-----|
| 指令    | PC    | lmm | NPC     | Ad    | A1        | A2 | A3        | WD    | Imm      | Α      | В         | Ad | Din |
| addiu | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] |    | IM[20:16] | ALU.C | IM[15:0] | RF.RD1 | S_EXT.Ext |    |     |

| 31 26           | 25 21 | 20 16 | 15 0      |
|-----------------|-------|-------|-----------|
| addiu<br>001001 | rs    | rt    | immediate |

□ 由于不需要读第2个寄存器(即rt),因此RF的A2就无需输入

RTL
$$R[rt] \leftarrow R[rs] + sign\_ext(imm16)$$

$$PC \leftarrow PC + 4$$

#### LW

| 比么 | N     | IPC | PC      | IM    |           | RF |           |       |          | Д      | \LU       | D     | М   |
|----|-------|-----|---------|-------|-----------|----|-----------|-------|----------|--------|-----------|-------|-----|
| 指令 | PC    | Imm | NPC     | Ad    | A1        | A2 | A3        | WD    | Imm      | Α      | В         | Ad    | Din |
| lw | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] |    | IM[20:16] | DM.DO | IM[15:0] | RF.RD1 | S_EXT.Ext | ALU.C |     |

| 31 26        | 25   | 21 | 20 | 16 | 15 |        | 0 |
|--------------|------|----|----|----|----|--------|---|
| lw<br>100011 | base | e  | rt |    |    | offset |   |

- □ 新增DM功能部件
- □ 由于不是写存储器操作,因此DM.Din无需连接

#### SW

| 比么 | N     | IPC | PC      | IM    |           | R         | F  | S_EXT | Д        | \LU    | D         | М     |        |
|----|-------|-----|---------|-------|-----------|-----------|----|-------|----------|--------|-----------|-------|--------|
| 指令 | PC    | lmm | NPC     | Ad    | A1        | A2        | A3 | WD    | Imm      | Α      | В         | Ad    | Din    |
| SW | PC.PC |     | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] |    |       | IM[15:0] | RF.RD1 | S_EXT.Ext | ALU.C | RF.RD2 |

| 31 | 26          | 25 | 21 | 20 | 16 | 15 |        | 0 |
|----|-------------|----|----|----|----|----|--------|---|
| 1  | lw<br>01011 | ba | se | rt |    |    | offset |   |

□ 注意: rs和rt都是应该被读出的!

```
RTL
MEM[R[rs]+sign_ext(imm16)] \leftarrow R[rt]
PC\leftarrow PC+4
```

#### JAL

| 比么  | N  | IPC | PC  | IM |    | R  | F  | S_EXT | Д   | \LU | D | М  |     |
|-----|----|-----|-----|----|----|----|----|-------|-----|-----|---|----|-----|
| 指令  | PC | Imm | NPC | Ad | A1 | A2 | A3 | WD    | Imm | Α   | В | Ad | Din |
| jal |    |     |     |    |    |    |    |       |     |     |   |    |     |

| 31 | 26           | 5           | 0 |
|----|--------------|-------------|---|
| 00 | jal<br>10011 | Instr_index |   |

- □ PC+4:在NPC中已经计算完成,因此只需要修改NPC的接口,增加PC+4输出即可
- □ PC计算: 计算方法发生变化,需要修改NPC的接口与功能

RTL

19  $PC \leftarrow PC[31:28] \parallel instr\_index \parallel 00$ 

### 修改: NPC的部件定义、HDL建模

- 需要修改输入: Imm[15:0] → Imm[25:0]
- 需要增加输出: PC4[31:0]
- Br不合适了,用更通用的Op[1:0]代替
  - □ 3个功能,至少需要2位控制信号
  - □ Op: 控制器要根据指令输出对应的编码

| 需要重新修改: npc.v |                        |                  |           |  |  |  |  |  |  |  |  |
|---------------|------------------------|------------------|-----------|--|--|--|--|--|--|--|--|
| 名称            | 功能                     | 输入               | 输出        |  |  |  |  |  |  |  |  |
|               |                        | PC[31:2]         | NPC[31:2] |  |  |  |  |  |  |  |  |
| NDC           | 1、计算下一个PC值             | Imm[25:0]        | PC4[31:0] |  |  |  |  |  |  |  |  |
| NPC           | 1、计算下一个PC值<br>2、输出PC+4 | Op[1:0]          |           |  |  |  |  |  |  |  |  |
|               |                        | 7 <sub>oro</sub> |           |  |  |  |  |  |  |  |  |

**LEIU** 

| Op编码 | 编码含义   |
|------|--------|
| 00   | PC + 4 |
| 01   | BEQ指令  |
| 10   | JAL指令  |
| 11   | 未定义    |

#### **JAL**

| 指令  | NPC   |          | PC      | IM    | RF |    |      | S_EXT   | ALU |   | DM |    |     |
|-----|-------|----------|---------|-------|----|----|------|---------|-----|---|----|----|-----|
|     | PC    | Imm      | NPC     | Ad    | A1 | A2 | A3   | WD      | Imm | Α | В  | Ad | Din |
| jal | PC.PC | IM[25:0] | NPC.NPC | PC.PC |    |    | 0x1F | NPC.PC4 |     |   |    |    |     |

| 31 26         | 25          | 1 |
|---------------|-------------|---|
| jal<br>000011 | Instr_index |   |

21

- □ RF.A3:由于R[31]是默认的,因此需要直接表示为0x1F
- □ RF.WD: 写入数据来自NPC输出的PC+4

RTL
$$R[31] \leftarrow PC + 4$$

$$PC \leftarrow PC[31:28] \parallel instr\_index \parallel 00$$


### 合并数据通路

| 北人    | N     | NPC PC   |         | IM    | RF        |           |           |         | S_EXT    | ALU    |                     | DM    |        |
|-------|-------|----------|---------|-------|-----------|-----------|-----------|---------|----------|--------|---------------------|-------|--------|
| 指令    | PC    | Imm      | NPC     | Ad    | A1        | A2        | A3        | WD      | Imm      | Α      | В                   | Ad    | Din    |
| addu  | PC.PC |          | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] | IM[15:11] | ALU.C   |          | RF.RD1 | RF.RD2              |       |        |
| addiu | PC.PC |          | NPC.NPC | PC.PC | IM[25:21] |           | IM[20:16] | ALU.C   | IM[15:0] | RF.RD1 | S_EXT.Ext           |       |        |
| beq   | PC.PC | IM[15:0] | NPC.NPC | PC.PC | IM[25:21] | IM[20:16] |           |         |          | RF.RD1 | RF.RD2              |       |        |
| lw    | PC.PC |          | NPC.NPC | PC.PC | IM[25:21] |           | IM[20:16] | DM.DO   | IM[15:0] | RF.RD1 | S_EXT.Ext           | ALU.C |        |
| SW    | PC.PC |          | NPC.NPC | PC.PC | IM[25:21] |           |           |         | IM[15:0] | RF.RD1 | S_EXT.Ext           | ALU.C | RF.RD2 |
| jal   | PC.PC | IM[25:0] | NPC.NPC | PC.PC |           |           | 0x1F      | NPC.PC4 |          |        |                     |       |        |
| 合并    | PC.PC | IM[25:0] | NPC.NPC | PC.PC | IM[25:21] |           |           |         | IM[15:0] | RF.RD1 | RF.RD2<br>S_EXT.Ext | ALU.C | RF.RD2 |

- □ 合并:垂直方向归并
- □ 增加MUX:对于输入来源为2个以上的,需在输入信号前部署MUX
  - ◆ 引入MUX, 就必然引入MUX控制信号; MUX控制信号由控制器产生

### 数据通路的两种表示方式

| 指令 | NPC   |          | PC      | IM    |           | R  | F                              |    | S_EXT    | ALU    |                     | DM    |        |
|----|-------|----------|---------|-------|-----------|----|--------------------------------|----|----------|--------|---------------------|-------|--------|
|    | PC    | lmm      | NPC     | Ad    | A1        | A2 | А3                             | WD | Imm      | Α      | В                   | Ad    | Din    |
| 合并 | PC.PC | IM[25:0] | NPC.NPC | PC.PC | IM[25:21] | l  | IM[15:11]<br>IM[20:16]<br>0x1F |    | IM[15:0] | RF.RD1 | RF.RD2<br>S_EXT.Ext | ALU.C | RF.RD2 |



□ 从形式建模的数据通路可以很容易的构造出图形化的数据通路

### 从设计模型到VerilogHDL

| 指令 | NPC   |          | PC      | IM    | RF        |    |                                | S_EXT | ALU |        | DM                  |       |        |
|----|-------|----------|---------|-------|-----------|----|--------------------------------|-------|-----|--------|---------------------|-------|--------|
|    | PC    | lmm      | NPC     | Ad    | A1        | A2 | A3                             | WD    | Imm | Α      | В                   | Ad    | Din    |
| 合并 | PC.PC | IM[25:0] | NPC.NPC | PC.PC | IM[25:21] |    | IM[15:11]<br>IM[20:16]<br>0x1F |       |     | RF.RD1 | RF.RD2<br>S_EXT.Ext | ALU.C | RF.RD2 |

```
wire [31:0] RD2;
wire [31:0] Ext;
wire [31:0] ALU_B;


RF U_RF(..., RD2, ...); // 实例化寄存器堆
EXT U_EXT(..., Ext, ...); // 实例化扩展单元
ALU U_ALU(..., ALU_B, ...); // 实例化ALU

// 实例化ALU的B输入端MUX
MUX32_2_1 U_MUX_ALUB(RD2, Ext, ALU_B, ALUBSrc);
```

ALUBSrc: 属于生成出的信号; 理论上可以自动生成

### 小节: 开发过程

□ 基本过程:形式建模,独立构造,简单综合,快速转换



# 小节:复杂度

固定复杂度 (单指令,对 每条指令理 解正确)

```
for each 指令
for each 新增需求
case 可以合并至已有部件:
    修改部件设计描述、HDL建模: {F', I', O'}
case 需要新增部件:
    建立新部件设计描述、HDL建模: {F, I, O}
增加新部件

for each 部件
设置输入来源
```

极低复杂度


按垂直方向合并数据通路,并去除相同项 for each 输入来源多余1个的输入端 部署1个MUX(MUX的输入规模为输入来源数) MUX设计定义、HDL建模

较低复杂度


HDL建模: 连接所有的部件及所有的MUX

### 小节: 优势

□ 工程化方法:CPU开发复杂度<mark>低</mark>



### VerilogHDL工程注意事项



nd Engineering, Beihang University

### 忠告

- □ 方法的威力体现在数十条指令规模的CPU上
  - ◆ 简单问题不需要方法
- □ 应该努力学习在抽象模型层次上思考与工作
  - ◆ 图很直观,更适合理解,用于频繁的细节性设计则非常低效
- □ 在模型层面上完成设计后,再开始编码(实现)
  - 在模型层面的任何努力都将获得回报
  - 急于编码是不成熟的表现
    - 注意: 这与基本的编码训练是无关的2个问题!

求解复杂问题时,应努力寻找抽象模型 从模型层次开始设计,可避免实现细节带给设计的干扰