平成 14 年 8 月 28 日

平成１５年度神戸大学大学院自然科学研究科博士前期課程入学試験問題

電子演算（計１００点）

問題１　以下の空白を埋めよ。（４点）

f(x, y) = 1 なるスイッチング関数の積和標準形は [(1)]であり、

f(x, y) = 0 なるスイッチング関数の和積標準形は [(2)]である。

問題２　以下の空白を埋めよ。（４点）

NAND 関数および NOR 関数を NAND(a, b), NOR(a, b) などと書くものとする。　AND 関数 AND(x, y)を NAND 関数のみで表すと[(3)]となり、NOR 関数のみで表すと [(4)]となる。

問題３　以下の空白を埋めよ。（４６点）

主記憶装置は計算機内部で使用され、プログラムやデータの格納に用いられる。メモリは概念的には 1 ビットの情報が記憶できる [(5)]が矩形状に配置されたもので、行単位で情報が操作される。各行の番号を[(6)]という。慣習的に、外部からメモリへのデータ転送を[(7)]と呼び、逆にメモリから外部へのデータ転送を[(8)]と呼ぶ。

外部とメモリ間のデータのやり取りには、格納場所を指定するのに[(9)]と呼ばれるレジスタを用いる。このレジスタの内容がデコーダ回路によりデコードされ、デコーダ出力がメモリ内の特定の一行分（語線）を活性化させる。

$2^k \times n$ メモリでは、レジスタのサイズは[(10)]ビット長で、デコーダは入力数が[(11)]で出力数は[(12)]となる。この場合、デコーダには k 入力 AND ゲートが[(13)]台必要となる。これは必要 AND ゲート数がアドレス長 k と共に指数的に増加することを示している。

この難点を克服するために以下の方法が用いられる。256×8 のメモリを例として考える。アドレスは[(14)]ビット長なので、このままでは AND ゲートが[(15)]台必要である。

まず、256×1 のメモリについて改良を行い、256×8 メモリへと拡張する。アドレスビットを、４ビットずつ、左半分の[(16)]と右半分の[(17)]との半分に分け、夫々に対応して[(18)]デコーダならびに[(19)]デコーダを用意する。次に 256×1 の一列上のメモリを 16×16 の矩形上のメモリとして、順次右から左へ行方向へ、そして行が一杯になれば上から下へ次の列へと再配列する。このメモリ内部へのアクセスは

[(20)]および[(21)]の指定により行う。

一般に、256×8 メモリでは上の 16×16 メモリを[(22)]枚用意して、[(23)]デコーダならびに[(24)]デコーダは各１台用意しその出力を共有させる。

結局[(25)]入力[(26)]出力のデコーダを[(27)]台用いることになり、必要 AND ゲート台数は[(27)]×[(26)] = [(27)] となり大幅な節減となる。

問題４　以下の空白を埋めよ。（１６点）

計算機ハードウエアの四大構成要素は[(28)]、[(29)]、[(30)]、[(31)]である。[(28)]にはデータならびにプログラムが記憶・蓄積される。[(29)]はデータの計算・処理を行う。[(31)]はユーザが計算機にデータや起動・停止命令を与えたり処理結果を読んだり見たりする装置である。[(31)]、[(28)]、[(29)]を順序よく協調運営させるのが[(30)]である。計算機の心臓部である[(30)]、[(29)]を合わせて[(32)]と呼ぶ。[(30)]は記憶装置内に格納された命令(instruction)をプログラムで定められたとおりに処理をして行く。プログラム中で分岐命令により指定される場合を除いて命令は逐次実行される。命令実行の順序は[(33)]と呼ばれるレジスタにより管理される。このときの各命令の処理サイクルは[(34)]と[(35)]の二つの段階に分けて逐次行われる。

問題５（１０点）

スイッチング形式 (x+ y)(x' +y) は y と簡単化されるが、これを補元性、単位元の存在、分配律、可換律のみを用いて証明せよ。

問題６（２０点）

１．D ラッチを用いてマスタ・スレイブ　フリップフロップを構成せよ。

２．このようにして作ったマスタ・スレイブ　D フリップフロップの状態遷移図を示せ。

以上。