图 06 仿真台架与验证分层

缩时仿真、主机逻辑测试和真实硬件数据分别保留证据

RTL 仿真结构

测试激励与 AXI 任务

clk / rst / 1PPS / OCXO / NMEA

axi_write、axi_read、uart_send

缩时频率与计数参数成对修改

↓

DUT 与监测

counter / TDC / ocxo_frac / phase_error

UART + mailbox + AXI + SPI

探针：raw / seq / busy / 24 位帧

↓

回归用例

正负频差、分数跨圈、同秒配对

饱和、重复、缺口、邮箱 NEW/W1C

PS 与上板验证

主机逻辑验证

守时 1 s 预测、恢复相位参考

限权 / 渐增 / 退出；日志格式

↓

真实板上功能

核对 BUILD + KFCONF

KEY1 冻结 DAC；样本门控

MODE2：src=2 且实际 w>0

↓

真实性能评价

同配置与同长度时窗

原始 REFCHK → OADEV

关 / 开 / 关重复对照

旧 tb 文件不是当前 RTL 全量通过的证明；24 位帧须按下降沿检查。仿真参数不能当成硬件频率或精度。

代码依据 sim/rtl；sim/run_host_tests.py；REFCHK / SAMP / CFUSE