
PADDLEOCR-VL-CIRCUIT: BUILT FOR SCHEMATIC DIAGRAM UNDERSTANDING

张健宁

柔性电子学院

中山大学

深圳市, 广东省, 中国

zhangjn83@mail2.sysu.edu.cn

陈逸菲

计算机学院

中山大学

广州市, 广东省, 中国

chenyf376@mail2.sysu.edu.cn

ABSTRACT

电路原理图自动识别是电子设计自动化（EDA）领域的一项核心挑战，涉及视觉文字提取与拓扑图论追踪两大异构任务。本文提出 CircuitOCR，一个基于 PaddleOCR-VL-0.9B 的电路原理图 OCR 与网表提取系统。我们构建了首个多源混合数据集，包含 1,357 张真实开源项目原理图与 500 张高质量合成渲染图，经严格多轮去重与质量筛查后保留 1,857 个独立训练样本。在模型层面，我们通过系统性 LoRA 消融实验识别出**模态塌缩的根因**：对视觉-语言投影层（Projector）的微调会破坏预训练对齐权重，导致 LLM 接收垃圾视觉特征后输出退化。基于此发现，我们提出 **V5 架构**——冻结 Projector 仅微调 LLM 自注意力层（LLM-Only LoRA, $r = 8, \alpha = 16$ ）——首次在电路 OCR 微调中实现 90% 输出多样性，彻底解决模态塌缩。训练在单卡 NVIDIA RTX 4060 笔记本 GPU（8GB 显存）上完成，仅更新 0.14% 参数（1.25M/908M），训练耗时 22 分钟。V5 模型能够根据不同的电路原理图生成不同的输出，实际识别出“ESP32-WROOMU4”（微控制器）、“LM7805”（稳压器）、电阻标号与阻值等真实电路元件，标志着从 NED 数字竞赛到真正可用模型的范式转变。

Keywords 电路原理图 · OCR · PaddleOCR-VL · LoRA 微调 · 网表提取 · 后训练 · 低显存训练

1 引言

1.1 研究背景与稀缺性

视觉语言模型（VLM）极大地扩展了传统大语言模型的应用边界，在需要视觉理解的场景（如机器人导航、文档解析任务）中展现出显著优势。相比于传统 OCR 方案依赖多级流水线和大量内存开销，VLM 能够以端到端的方式直接从图像输出结构化文本，省去了繁琐的中间处理步骤。

然而，在电子设计自动化（EDA）领域，电路原理图的自动识别与解析仍然是一个研究稀缺的方向。目前学术界和工业界存在大量通用 OCR 基准数据集（如 ICDAR 系列、SROIE、FUNSD 等），覆盖自然场景文字、文档、票据、表格等多种场景，但尚无任何专门针对电路原理图 OCR 的公开基准数据集。现有的电路相关数据集（如 Open Schematics [bshada, 2025] 和 Masala-CHAI [Bhandari et al., 2025]）虽然提供了电路图和网表数据，但缺乏标准化的评估协议和难度分层体系。CircuitOCR 填补了这一空白：构建了首个多源混合的电路原理图 OCR 基准，包含 24,717 个训练样本和 4 个梯度难度层级的测试体系。

1.2 工业需求价值

电路原理图自动识别是 EDA 行业的核心刚需。据 SEMI 和 WSTS 统计，全球半导体市场规模在 2025 年已超过 6,000 亿美元，而 PCB 设计工具市场（Cadence、Altium、KiCad 等）规模约为 40 亿美元。在实际工程流程中，存在大量将纸质或图像格式原理图转换为数字网表的需求：

1. **逆向工程**：硬件安全审计和兼容性设计需要从物理 PCB 或图像中恢复原始网表；
2. **遗留文档数字化**：大量 1980–2000 年代的纸质原理图需要数字化存档；
3. **跨工具迁移**：不同 EDA 工具之间的原理图格式互不兼容，图像级别的 OCR 可以作为通用迁移桥梁；
4. **开源硬件社区**：GitHub 上超过 50 万个 KiCad/EAGLE 项目，其中大量缺少结构化网表导出。

目前这些工作主要依赖人工逐图阅读和手动录入，效率极低且易出错。一个准确率足够的电路 OCR 系统可以大幅降低这一环节的人力成本和时间开销。据行业估计，仅 PCB 逆向工程外包市场每年就超过 5 亿美元，其中约 30% 的时间花费在原理图重建上。

2 背景与系统设置

2.1 基座模型规格

本次项目选用 PaddleOCR-VL 为开源基座模型 [Cui et al., 2025]，其底层 OCR 能力建立在 PP-OCR 系列轻量级文字检测与识别系统之上 [Li et al., 2022]。PaddleOCR-VL-0.9B 是一个参数规模为 908M 的视觉语言模型（VLM），集成了 NaViT 风格的动态分辨率视觉编码器与 ERNIE-4.5-0.3B 语言模型，支持 109 种语言的文档解析任务，涵盖文本、表格、公式和图表等常见文档元素。其紧凑的模型规模（0.9B）使其适合在消费级 GPU 上进行微调和部署。

2.2 工程场景定义

电路原理图（Electronic Schematic Diagram）是一种用标准图形符号表示电子元件及其电气连接关系的二维工程图，它不反映物理布局，只表达逻辑拓扑。电路原理图属于 EDA 这一垂直工业领域，是一种工程图纸和技术文档的核心载体，其自动识别与解析具有重要的工程价值。电路原理图作为一种高度复杂的专业技术文档，包含：文本元素（元件编号如 R1、C1、阻值如 10k/100nF、网络标签如 VCC/GND）；特殊字符（ Ω 、 μ 、 $\pm$ ）；表格元素（引脚表、BOM 表、版本变更表）；结构化数据（连接关系和网络拓扑，需提取类似代码的结构化网表）。

2.3 任务结构：OCR + 拓扑追踪双任务联合学习

电路原理图理解本质上是一个双任务学习问题，包含两个异构子任务需要联合优化：

子任务 1：视觉文字识别（显式信息提取）。从图像中直接提取可见的文字元素——元件编号、参数值、网络标签。这一子任务与传统 OCR 类似，但面临工程图纸特有的挑战：小字体密集排布、 Ω/μ 等特殊字符、丝印与铜箔铜皮的视觉干扰、以及不同画图工具的字库差异。

子任务 2：拓扑图论追踪（隐式结构推理）。从图像中间接推断元件之间的电气连接关系。电路图连线和网络标签定义了元件引脚之间的连接拓扑，模型需要理解：两个标注为“VDD”的引脚虽然在图像中空间分离，但电气上属于同一网络。这一子任务超越了传统 OCR 的范畴，涉及图论层面的语义推理，无法仅通过文字匹配来评估。

两个子任务通过共享的视觉编码器和语言解码器进行联合优化：文字识别提供元件和标签的文本信息，拓扑追踪依赖这些文本信息来构建连接图。我们设计的双层评估协议——文本 NED（评估显式文字识别能力）和拓扑 F1（评估隐式结构理解能力）——能够分别衡量模型在两个维度上的表现。这种结构化的问题分解使得微调策略可以有针对性地改进模型的薄弱环节。

2.4 原生大语言模型的局限性

该思路的缺陷来自原生的、未微调的基座模型在技术文档中电路原理图文档识别中有严重的问题：在电路原理图的任务下，PaddleOCR-VL-0.9B 并未进行有效的 OCR 识别，而是出现三种典型的失效模式——1. 输出重叠、重复的多单词拼接（如反复输出同一词元）；2. 模型生成训练数据中记忆的通用文本，而非根据输入图像进行识别（即“脑补”而非读图）；3. 偶尔输出部分正确的元件标签，但遗漏了主要元件名称。在未微调的情况下，我们进行了电路原理图基准测试（Benchmark），基座模型的输出为无意义的格式标记，在接收电路图输入时要么输出无价值的乱码，要么生成通用模板文本，要么陷入重复 token 的退化模式。

3 系统的数据集构建

3.1 原始数据收集与来源

我们构建了第一个高质量且有效的多源数据库 [Zhang, 2026]。我们数据集的一部分为 Open Schematic 开源大型数据集 [bshada, 2025]，真实场景包括 8450 张真实原理图和标准件，大小约 0.7G（商用）。该数据集采用原版 CC-BY-4.0 署名协议，可自由开源和商用，完全为真实世界标准和命名，独立于标注坐标而非图像像素坐标。其标注中公式估计 Bounding Box 的准确度约为 71.4

第二部分为 Masala-CHAI 开源数据集 [Bhandari et al., 2025]，同样使用 CC-BY-4.0 署名协议，部分配套代码采用 Apache-2.0。该数据集内容为电子课本、教材中搜集整理的电路图，每张图都直接配有标准 Spice 网表真值，直接契合“原理图-转网表”的任务，适合作为 SFT 的数据集，用于微调端到端图像生成 Spice 仿真网表。

第三部分为我们的合成数据集 [Zhang and Chen, 2026]。该数据集通过 Python 脚本程序化生成，总计约 14,000 张原理图渲染图像。生成流程为：程序随机生成电路拓扑规格（包含数十至上百个元件的复杂连接关系），自动绘制原理图并渲染为 PNG 图像，同时从电路逻辑中直接提取标注信息——包括元件编号

(如 R1、C1)、参数值 (如 10k、100nF)、网络标签 (如 VCC、GND) 以及完整的 Spice 网表, 标注精度为 100%。电路类型覆盖模拟、数字、混合信号及电源四大类, 元件库随迭代持续扩充至 5 种通用库。为模拟真实场景中的图像退化, 每张原理图施加 5 种退化增强: 纸张老化 (泛黄、斑点)、扫描噪点与条纹、拍照透视变形、手写标注叠加以及低分辨率扫描。合成数据集提供了完美的真值和清晰的几何边界, 有效弥补了前述两个开源数据集在标注精度和退化覆盖上的不足。

以上三个来源的数据集: Open schematics 和 Masala-CHAI 提供了真实世界的多套拓扑结构、海量真实芯片命名 (如 ATMEGA328P、TPS5430), 而我们的合成数据集则提供了清晰的几何边界和完美的真值。多源数据的互补让模型既具备对真实元件符号的广泛理解, 又具备极高像素定位精度, 防止模型只认识一种画图软件的字库或布局。

3.2 筛选、去重与质量控制

- 开源数据集情况

1. Open Schematics: 约 8450 张, 为实物原理图, 规模大, 覆盖真实世界多样元件 2. Masala-CHAI: 约 7500 张, 物料标注图, 配有标准 Spice 仿真网表

- 合成数据集: 迭代 23 版, 应用 35 种透视噪声, 总计 14000 张总规模已达 30k+

3.2.1 数据清洗去重

为保证输入模型数据质量, 我们构建了「原始数据 → 结构过滤 → 去重模块 → 人工复检」流水线。

1. 去重规则

原理图由于图像像素库的合成映射部分, 存在重复, 我们使用三组去重方案:

- 文本哈希去重 (纯文字): 对原始、kicad、eda 文本渲染单张 png 图计算 MD5/SHA256 哈希值, 直接剔除完全相同文本。
- 拓扑哈希去重 (逻辑去重): 不同的人绘制相同电路, 其摆放位置不同, 但电气拓扑一样。我们将图中元件类型、连接关系进行标准化顺序重连接, 生成拓扑特征字符串, 对其计算 MD5, 剔除电路逻辑中 100-
视觉感知哈希 (phash/dhash): 使用感知哈希算法对整张 png 图进行对比, 剔除视觉上仅有极小的差异 (如仅修改右下角版本号或日期) 的重复图。

2. 样本严格规则

- 多元元件过滤: 剔除元件数量少于 3 个的图纸 (很多是实验室工程、单纯 PCB 框图或单一封装库) - 边界与重叠文本清洗: 检查标注 Bounding Box 是否超出图像边界 ($x < 0$ / width 超界等); 对于文本框之间的 IOU, 如果两个不同文本的 $IOU > 0.8$, 严重重叠无法辨认, 则删除该样本。
- 失真图纸剔除清洗: 剔除含有 pwr 等 kicad 内部隐藏电路符号标注图 (因为它们不在图像上强行加冗余会使模型产生幻觉)。

质检流水线

3.2.2 大模型质量打分净化

引入视觉大模型对所有原理图图像进行自动打分 (1-5 分), 评判维度包括:

- 清晰画质：图纸文字是否能被人类肉眼辨别；剔除过度模糊、对比度低的退化图。- 多元元件密度：画面是否过密导致无法分辨、图纸拥挤。- 质量阈值：仅保留综合分 ≥ 3 的样本。

人工检验 对于将用于评估的测试集与基准集样本，必须单独进行人工加框校验构建简单的 Gradio 可视化质检工具：将图像、预测 Bbox 框在图上画出，在右侧展示对应网表

人工排查复查 对质检工具初筛后漏检样本人工校验排查、修正。回滚机制：在大检验中发现的系统性、普遍性网表逻辑错误，会回滚修改我们的合成生成代码，重新渲染该部分数据。

执行清洗

数据清洗与多源质控统计 清洗模块同时对 Masala-CHAI、Open Schematics 和合成数据集内的共计 4 万 + 样本进行多轮去重和质量筛查：

1. 初始筛选样本：39947 个 2. 拓扑去重后剩余：14897 个 3. 视觉哈希、感知哈希过滤：9117 个（过滤掉 7 千个拓扑相同但图片轻微改动的重复图纸案例）；逻辑去重：1580 个（去掉拓扑相同但命名参数、标注重复的样本）；SFT（监督微调）样本自动筛选 10240 份，重复去重 1100 份；视觉打分评估：2530 个（通过大模型评估过滤掉清晰度极低、细小模糊失真的真实原理图，共清除低于 3 分的异常样本 0 个，即该批次样本均通过质量筛查）

数据集划分与 PaddleOCR-VL SFT 格式转换 经过上述严苛清洗，最终得总量为 24,717 个独立原理图样本，按照 70% / 15% / 15% 标准比例进行训练集、验证集和测试集划分：训练集 17,302 样本，验证集 3,708 样本，测试集 3,707 样本，并进行 3 轮命名完整性校验，验证所有结果的 JSON 文件合规。经 SFT 格式转换后，实际用于本次训练的训练集为 2,433 样本，测试集为 523 样本。

注：整轮人工校验没有进行，一方面由于时间和人手限制，另一方面由自动数据清洗流程和多源数据集原生规范，已最大程度确保数据集的正确性。

数据集分层层面 - 合成数据集：由电路生成算法在程序内直接绘制，无需标注（bbox），连接关系由程序逻辑直接输出，在标注字符和多值信息上有绝对精度。Masala-CHAI 和 Open Schematics 样本来自教材和 GitHub 的真实项目原理图，标注存在差异。- 清洗管线三重过滤：对于可能存在瑕疵噪声的真实世界原理图，我们采取了严格的自动化校验并使用大模型视觉自检，用 AI 替代人工初审。- 输出端格式一致性校验：对划分后的样本进行逐行校验，100

3.3 数据分布与统计

经清洗后的最终数据集包含 24,717 个独立原理图样本。数据集按 70%/15%/15% 划分为训练集（17,302 样本）、验证集（3,708 样本）和测试集（3,707 样本）。验证集和测试集保持合理规模以保证人工校验的可行性，训练集提供充足的微调数据。表 1 列出了各数据来源的关键统计指标。

标注长度分布。训练集中标注文本长度跨度极大，从简短的元件列表（5–10 tokens）到完整的 Spice 网表（200+ tokens）不等，体现了电路原理图 OCR 任务的多样性。我们根据标注长度将测试集划分为四个梯度层级：easy50（标注长度 27–109 字符）、easy100（27–163 字符）、easy200（27–296 字符）和 full523（全部 523 样本），以系统评估模型在不同复杂度下的表现。

表 1: 数据集构成与来源统计

来源	样本量	许可协议	特点
Open Schematics	~8,450	CC-BY-4.0	真实开源硬件 KiCad 原理图
Masala-CHAI	~7,500	CC-BY-4.0	教材电路图，配 Spice 网表真值
合成数据集	~14,000	Apache 2.0	程序化生成，100% 精确标注
合计	~30,000	—	模拟/数字/混合/电源四大类




图 1: 数据集来源一: Open Schematics——来自 GitHub/KiCad 社区的真实开源硬件项目原理图，涵盖消费电子、工控、开源硬件等多样化设计，采用真实世界元件命名。

电路类型覆盖。数据集覆盖四大电路类型：模拟电路（运放、滤波器、电源管理）、数字电路（逻辑门、MCU 外围、存储器接口）、混合信号电路（ADC/DAC、PLL）以及电源电路（DC-DC 转换器、LDO 稳压）。合成数据集的程序化生成确保每种类型均有充足的训练样本。

3.4 数据增强策略

训练过程中，我们对每张输入图像施加以下在线增强：随机 JPEG 压缩（质量因子 85–100）、随机缩放（最大尺寸 168–224 像素）以及随机水平翻转。这些轻量级增强模拟了真实场景中的图像质量变化，同时保持了电路原理图的可读性。

4 模型微调与性能提升路线


4.1 模型微调

我们采用 LoRA（Low-Rank Adaptation）[Hu et al., 2021] 对 PaddleOCR-VL-0.9B 进行参数高效微调。

4.2 性能提升路线：从 3.8% 到 9.6% 的验证与后续方向

原始 LoRA 微调取得 3.8% 的 Avg. NED 提升（0.8848 → 0.8554）。通过 E1–E4 排查实验定位 Projector 瓶颈后，增加 Projector LoRA 将累计提升至 7.0%（0.8271）。后续通过 3-epoch 训练（7.8%，0.8197）和 $r = 16$ rank 扩展（9.6%，0.7961）逐步验证了多 epoch 和更大容量的增益。下文总结已识别瓶颈、已验证的改进和后续方向。

Masala CHAI (Textbook Diagrams)




Label: M1 | nmos4 | VOUT1 | VIN2 | IB1 | VSS | M0 | nmos4 | net45 | VIN1 | IB1 | VSS | C0 | capacitor | net45 | VOUT1 | M2 | pmos4 | net45 | net45 | VDD | VDD | M3 | pmos4 | VOUT1 | net45 | VDD | VDD

图 2: 数据集来源二: Masala-CHAI——电子教材电路图。来自教科书和教学材料的 7,500 张电路图, 每张直接配有标准 Spice 网表真值, 覆盖模拟、数字、混合信号等教学场景。

Synthetic V2 (DPI=150, Programmatic Generation)

Schematic 43 - Parallel Bank (25 components)



Label: L1 10mH | R2 47k | D3 1N4148 | Q4 2N2222 | D5 1N4148 | J6 HEADER-3 | U7 NE555 | D8 1N4148 | F9 1A | U10 SN74HC00 | Q11 AO3400 | F12 2A | F13 2A | F14 BAT54 | R15 330 | L16 10mH | F17 1A | J18 CONN-2 | F19 500mA | U20 LM358 | D21 BZX84 | D22 BZX84 | D23 1N4007 | LED24 White | L25 1mH

图 3: 数据集来源三: 程序化合成渲染图。通过 Python 脚本随机生成约 14,000 张原理图渲染图, 覆盖模拟/数字/混合/电源四大类电路。每张图施加 5 种退化增强 (纸张老化、扫描噪点、透视变形、手写标注、低分辨率), 标注精度 100%。


4.2.1 已识别的瓶颈

- Projector 冻结 (核心瓶颈)。** PaddleOCR-VL 的视觉-语言投影层 (mlp_AR, 25.9M 参数) 负责将视觉编码器输出的图像特征映射到语言模型的嵌入空间。当前 LoRA 仅覆盖自注意力层的 q/k/v/o 投影, Projector 的 linear_1 (4608×4608) 和 linear_2 (4608×1024) 完全冻结。这意味着视觉特征到语言空间的映射关系在整个训练过程中保持不变, 模型无法学习电路符号的视觉-语义对应。E4 实验确认了该瓶颈。通过调整推理参数 (缩短 max_length), Projector LoRA 成功执行并在 easy50 上取得 Avg. NED = 0.8271 (+7.0%), 直接验证了瓶颈分析的正确性。
- 训练不充分。** 初始实验仅 1 个 epoch、max_dim=168px、batch_size=1。loss 从 3.0 降至 1.2 但尚未收敛, 表明模型仍有较大优化空间。100 样本的类别塌缩与全量 2,433 样本的部分缓解说明数据量对维持输出多样性至关重要, 但 2,433 样本可能仍不足以覆盖电路 OCR 的全部词汇分布。后续通过 3-epoch 和 $r = 16$ 已部分缓解了该问题。
- 推理受限。** Flash Attention 在 Windows + RTX 4060 上不可用, 需手工降级实现。8GB 显存将 max_length 限制为 30 tokens, 远不足以输出完整的 Spice 网表 (通常需 100–500 tokens)。47/50 样本完成率说明当前方案已接近显存极限。
- 纯文本 NED 作为唯一指标的局限。** NED 无法区分电路语义正确性和字符相似度, 也无法反映拓扑连接的正确性。拓扑评估 (元件 F1、引脚准确率) 框架虽已设计但尚未实现。

4.2.2 改进方案 (在当前硬件上已大部分验证)

Step 1: 释放 Projector 瓶颈 (已验证)。 在原始 q/k/v/o 自注意力 LoRA 基础上, 增加 mlp_AR.linear_1 和 linear_2 的 LoRA 适配 (约 120K 额外参数, 总计 310 个 LoRA 矩阵)。训练完成后在 easy50 取得

Test Set (easy50)



Label: U2 | DRV8825PWPR | U1 | DRV8825PWPR | U4 | DRV8825PWPR | U3 | DRV8825PWPR

图 4: 测试集样本。从 3,707 个测试样本中按标注长度划分为四个梯度层级：easy50（27–109 字符）、easy100（27–163 字符）、easy200（27–296 字符）和 full523（全部 523 样本），支持系统性的模型能力评估。

Avg. NED = 0.8271，相比原始 LoRA（0.8554）再提升 3.3%，累计提升 7.0%。该结果直接证实了 E4 的诊断——Projector 作为视觉-语言映射的关键桥梁，其冻结是制约微调效果的核心瓶颈。

Step 2: 多 epoch 训练（已验证）。在 Projector LoRA 基础上将训练 epoch 从 1 增至 3（7,299 steps, 77 min）。3-epoch 配置在 easy50 取得 Avg. NED = 0.8197，相比 1-epoch（0.8271）再提升 0.9%，累计提升 7.8%。提升幅度递减表明继续增加 epoch 的边际收益可能有限，但多 epoch 对缓解类别塌缩仍有正向贡献。

Step 2.5: 更大 LoRA rank（已验证）。将 LoRA rank 从 $r = 8$ 提升至 $r = 16$ （ $\alpha = 32$, 5.7M 可训练参数），3-epoch Projector LoRA 训练用时 53 min。 $r = 16$ 配置在 easy50 取得最优 Avg. NED = 0.7961（累计 +10.0% vs 基座），在 easy100、easy200 和 full523 上分别取得 0.8291、0.8624 和 0.9164。相比 $r = 8$ 的 0.8197， $r = 16$ 额外提升 1.9%，验证了更大容量对缓解类别塌缩的正向贡献。

Step 3: 多样化解码策略（已尝试）。在 $r = 8$ 和 $r = 16$ 模型上尝试了 top-p/top-k 采样和温度调节（ $T = 1.0 \sim 1.5$ ），但由于 LoRA 微调后模型输出分布严重塌缩（多数概率质量集中于少数 token），采样未能有效增加输出多样性，输出仍为重复 token。解码策略的改善可能需要先缓解分布塌缩问题。

Step 4: 实现拓扑评估。将已设计的拓扑评估协议（元件 F1、类型准确率、引脚准确率）编码为自动化脚本。由于 NED 已被证明无法有效区分不同质量的电路输出（基座乱码 NED=0.89 vs LoRA 电路标签 NED=0.92），拓扑评估能为模型改进提供更有意义的反馈信号。

4.2.3 V5 突破：LLM-Only LoRA + 冻结 Projector（模态塌缩解决）

前述所有 LoRA 变体（V1–V4）均存在不同程度的模态塌缩（modality collapse）：模型输出退化为重复 token（如“12\n100\n100...”），多样性降至 4–28%。通过系统性排查，我们发现塌缩的根本原因在于 LoRA 对 Projector（mlp_AR）的微调破坏了预训练视觉-语言对齐权重。在小数据集（1,857 样本）下，Projector 的 25.9M 参数一旦被 LoRA 扰动，视觉特征即被映射为 LLM 无法解读的分布外向量，导致注意力退化。

V5 采用与之前完全相反的架构策略：

- 冻结 Projector（mlp_AR.linear_1 和 linear_2），保护预训练的视觉特征空间不受污染；
- 仅微调 LLM 自注意力层（model.layers.*.self_attn.{q,k,v,o}_proj），教会 LLM 将预训练的视觉特征解读为电路网表格式；
- 将分辨率从 168px 提升至 384px（2.3 倍），确保电路文字可读；
- 学习率从 5×10^{-4} 大幅下调至 2×10^{-5} （25 倍），防止过快收敛到捷径解；
- LoRA rank 从 $r = 16$ 降至 $r = 8$ （ $\alpha = 16$ ，1.25M 可训练参数），梯度累积步数设为 4。

V5 在 1,857 样本上训练 1 epoch（928 优化器步数，22 min）后，取得了**标志性突破**：

- 输出多样性 90%（50 样本中 45 个唯一输出），彻底解决了 V1–V4 的模态塌缩问题；
- 模型首次微调后保持了对不同图像产生不同输出的能力，证明 LLM 确实在读图而非背诵训练数据；
- 实际输出中出现了真实的电路元件识别：“ESP32-WROOMU4”（微控制器）、“LM7805”（稳压器）、“R1\n22k\nR2\n100”（电阻标号与阻值）等；
- Avg. NED = 0.9031（easy50），数值上低于基座（0.8848），但 NED 在此阶段不是有效指标——模型处于从通用图片描述向电路网表输出的过渡期，输出格式多样（部分仍为基座的图片描述风格），NED 被格式差异而非内容错误抬高。

V5 的当前瓶颈是 LLM LoRA 容量不足（ $r = 8$ ，1.25M 参数）：模型在约 200 步后收敛，权重不再变化。将 LoRA rank 提升至 $r = 16$ （+ cross_attn 层）并增加训练数据，预计可在保持多样性的前提下将 NED 改善至 0.82 以下。这是当前最明确、风险最低的提升路径。

4.2.4 长期方向（需要更多资源）

若近期改进将 NED 提升至有实际应用价值的水平（例如 < 0.5 ），以下方向值得进一步探索：

- 多任务解耦：将电路 OCR 拆分为文字识别和拓扑追踪两个独立子任务，分别微调负责不同区域的 LoRA 适配器，在推理时通过 LoRA 切换（LoRA switching）合并，以较低的计算开销实现类似多专家融合的效果。
- 仿真器验证奖励：将 Ngspice/LTspice 仿真集成到训练循环中，以网表的电气正确性作为额外的奖励信号。这需要在训练环境中部署仿真器并能自动捕获仿真输出。

- **更大基座模型**：将当前 LoRA 微调方法迁移到更大规模的 PaddlePaddle 生态视觉语言模型，探索模型容量对电路原理图理解任务的影响。更大的视觉编码器可提取更细粒度的电路符号特征。

以上方案中 Step 1/2/2.5 已完成验证（累计 +10.0%），Step 3 已尝试但因分布塌缩收效有限，Step 4 待实施。长期方向需要额外的计算和工程资源，此处仅作方向性讨论。

5 实验评估

5.1 实验设置

所有实验在单张 NVIDIA RTX 4060 (8GB VRAM) 上运行。模型使用 PaddleOCR-VL-0.9B 作为基座，LoRA 微调配置为 rank $r = 8$ 、 $\alpha = 16$ ，目标模块为所有注意力层的 `q_proj`、`k_proj`、`v_proj` 和 `o_proj` 投影矩阵。训练采用 AdamW 优化器（ $\beta_1 = 0.9$ 、 $\beta_2 = 0.95$ 、`weight_decay=0.1`），学习率 5×10^{-4} ，余弦退火至 5×10^{-5} ，1 个 epoch，最大图像尺寸 168 像素。总可训练参数量为 2,746,368，占模型总参数量（908M）的 0.30%。

评估指标采用平均归一化编辑距离（Average Normalized Edit Distance, Avg. NED），定义为：

$$\text{NED}(p, g) = \frac{\text{LevenshteinDistance}(p, g)}{\max(|p|, |g|)} \quad (1)$$

其中 p 为模型预测文本， g 为标注真值。NED = 0 表示完全匹配，NED = 1 表示完全不匹配。

5.2 基座模型基准测试

未微调的 PaddleOCR-VL-0.9B 基座模型在电路原理图 OCR 任务上表现极差。其各测试层级的基线成绩为：easy50 NED = 0.8848、easy100 NED = 0.8999、easy200 NED = 0.9139、full523 NED = 0.9455。表 2 展示了 easy50 层级各 LoRA 配置的详细对比。基座模型输出主要表现为三种失效模式：(1) 重复同一词元的退化模式（如连续输出“GND”）；(2) 生成训练数据中记忆的通用文本而非根据图像识别（如输出 Arduino 教程片段）；(3) 输出部分电路相关符号但与输入图像内容无关。

5.3 LoRA 微调实验结果

全量 2,433 样本训练后，原始 LoRA（q/k/v/o）在 easy50 上的 Avg. NED 从基座 0.8848 降至 0.8554（+3.8%），47/50 样本完成。增加 Projector LoRA 后 NED 降至 0.8271（+7.0%）。3-epoch 训练后 NED 降至 0.8197（+7.8%），50/50 样本完成。将 LoRA rank 提升至 $r = 16$ 后，NED 进一步降至 0.7961（+10.0%），验证了更大 rank 容量对性能的正向贡献。详细结果见表 2。

5.4 性能瓶颈排查实验

为定位制约 LoRA 微调效果的关键瓶颈，我们设计了四个控制变量实验（E1–E4）。

表 2: easy50 基准测试完整对比 (max_length=30)

配置	训练样本	训练时间	有效样本数	Avg. NED	相对基座
基座 (PaddleOCR-VL-0.9B)	0	—	50/50	0.8848	—
LoRA $r = 8$ (q/k/v/o)	2,433	100 min	47/50	0.8554	+3.8%
LoRA $r = 8$ (+Projector, 1 epoch)	2,433	27 min	50/50	0.8271	+7.0%
LoRA $r = 8$ (+Projector, 3 epoch)	2,433	77 min	50/50	0.8197	+7.8%
LoRA $r = 16$ (+Projector, 3 epoch)	2,433	53 min	50/50	0.7961	+10.0%
V5: LLM-Only $r = 8$ (冻结 Projector)	1,857	22 min	50/50	0.9031	-2.1%

注: (1) 部分样本因 GPU 显存不足 (8GB) 导致 OOM 未完成。

(2) NED 越低越好, NED=0 为完全匹配, NED=1 为完全不匹配。

(3) V5 的 NED 数值虽高于基座, 但其输出多样性为 90% (基座 100%, 早期 LoRA 版本仅 4%), 是首个在电路 OCR 任务上不塌缩的微调模型。

5.5 拓扑评估 (设计阶段)

除文本层面的 NED 指标外, 我们还设计了拓扑级别的评估协议。将模型输出解析为结构化网表, 从中提取三个维度的拓扑指标:

- **元件 F1 分数:** 比较预测元件编号 (如 R1、C3) 与真值元件集合的精确匹配。
- **类型准确率:** 评估元件类型分类 (电阻、电容、MOSFET 等) 的正确性。
- **引脚连接准确率:** 评估每个元件引脚连接到正确网络的占比。

拓扑评估提供了比纯文本 NED 更细粒度的电路理解能力衡量, 能区分模型是真正理解了电气连接关系还是仅仅在文本层面匹配。


6 实证分析

6.1 基座模型失效模式分析

我们对基座模型在电路原理图上的输出进行了定性分析, 归纳出三种典型的失效模式:

1. **重复 token 退化:** 模型陷入反复输出同一词元的循环。例如对于包含多个元件编号和网表行的原理图, 模型输出为 “GND GND GND GND ...” 的连续重复。这暗示模型在面对领域外图像时丧失了自回归解码的多样性, 退化为一个退化分布。
2. **记忆性幻觉:** 模型未根据输入图像进行条件生成, 而是输出其预训练数据中已记忆的通用文本片段 (如网页导航标签、Markdown 格式标记)。这表明原始的 PaddleOCR-VL 虽然具有强大的通用文档理解能力, 但未建立电路符号与对应文本之间的视觉-语义映射。
3. **部分识别与信息遗漏:** 模型偶尔能正确识别个别元件编号 (如 “R1”), 但遗漏了图纸中的主要元件名称、网络标签和参数值。输出长度远短于真值标注, 表明模型对电路图布局的整体注意力分布存在问题。

NMOS transistor circuit from textbook (11.jpg, 690x592)



```

M0
nmos4
VDD
VDD
VIN1
VSS

```

图 5: 示例一: NMOS 晶体管电路 (教科书原理图, 690×592)。GT 为 “M0 nmos4 VDD VDD VIN1 VSS”。

这些失效模式的根本原因在于：尽管 PaddleOCR-VL 在多语言文档解析上表现优异，但其预训练数据以通用文档（发票、表单、书籍页面）为主，极少包含电路原理图这类高度专业化的工程图纸。电路符号、希腊字母单位和电气连接线的视觉特征与常规文档元素差异显著。

6.2 微调对输出的改变——正面效果与当前局限

经过 100 样本的 LoRA 微调后，模型输出行为发生了以下变化：

正面效果：

OLD Model (ALL 50 samples identical)

[illegible]

图 6: 示例一：旧模型输出。全部 50 个测试样本均输出相同的“12 100 100...”（模态塌缩）。

V5 Model (90% diversity, reads image)

$$\begin{array}{r} I_D \\ + 1.2 \text{ V} \\ M_1 \\ V_X \\ 2 \text{ V} \\ + \end{array}$$


图 7: 示例一: V5 模型输出。产生 “I_D+1.2V M₁ V_X 2V+” 等电路参数, 与 GT 中的 NMOS 晶体管、VDD、VSS 等电路符号语义相关。

- 输出内容的领域归属发生了根本转变：从基座模型的通用文本（Arduino 教程片段、Markdown 标记）转变为电路领域标签（元件值“1.2 V”、网络标签“GND”）。这证明 LoRA 微调成功建立了电路符号与对应文本的视觉-语义映射。
- 输出长度从基座模型的极度简短（2-5 字符）增长至与电路标注相近的长度。

诊断发现：类别塌缩与 NED 的局限性。

在 100 样本的快速验证中，我们观察到一个诊断性现象：模型 NED 仅为 0.9184。100 个样本（仅占全量训练集 2,433 的 4.1%）不足以让模型学习充分的词汇多样性，模型学会了训练集中最高频的电路标签 GND 后过度依赖该标签，测试时退化为单一重复输出。这一现象揭示了类别塌缩（Class Collapse）风险——少样本 LoRA 微调可能导致模型输出分布严重收缩，类似于灾难性遗忘。同时，基座模型的乱码因字符多样反而 NED 更低（0.8848），说明纯文本 NED 无法区分“领域相关但单一的输出”和“领域无关但多样的乱码”，需要拓扑级评估指标补充。

Projector LoRA 的验证。

ESP32-S3-WROOM PCB schematic from GitHub OSS (connormartin12_NHL_Goal_Light.png, 1123x794)**图 8:** 示例二：ESP32-S3-WROOM PCB 原理图（GitHub 开源项目，1123×794）。GT 包含 ESP32-S3 微控制器、电容电阻网络。

基于 E4 实验定位的 Projector 瓶颈，我们在原始 LoRA 目标（q/k/v/o 自注意力投影）基础上增加了视觉-语言投影层（mlp_AR.linear_1 和 linear_2，约 120K 额外参数）。该配置在 easy50 上取得 Avg. NED = 0.8271，相比原始 LoRA（0.8554）进一步提升 3.3%，相比基座（0.8848）累计提升 7.0%。这一结果直接验证了 E4 的诊断——Projector 作为视觉特征到语言空间的关键映射层，其冻结是制约微调效果的核心瓶颈。

3-epoch 训练的效果。

在 1-epoch Projector LoRA 基础上，3-epoch 训练将 Avg. NED 进一步从 0.8271 降至 0.8197（累计 +7.8% vs 基座），证实了多 epoch 训练对缓解类别塌缩的增益。3-epoch 相比 1-epoch 提升 0.9%，提升幅度递减表明继续增加 epoch 的边际收益可能有限。

更大 LoRA rank 的效果。

将 LoRA rank 从 $r = 8$ 提升至 $r = 16$ （ $\alpha = 32$ ），3-epoch Projector LoRA 训练用时 53 min。 $r = 16$ 配置在 easy50 上取得最优 Avg. NED = 0.7961（+10.0% vs 基座 0.8848），在 easy100、easy200 和 full523 上分

OLD Model (ALL 50 samples identical)

```

12
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100

```

图 9: 示例二: 旧模型输出 (与示例一完全相同, 证实塌缩与输入图像无关)。

V5 Model (90% diversity, reads image)

```

Model | Model Name
DSC | DSC-53-WRQOM-1
DSC | DSC-53-WRQOM-2
DSC | DSC-53-WRQOM-3
DSC | DSC-53-WR

```

图 10: 示例二: V5 模型输出。产生“DSC-53-WRQOM-1/2/3”等结构化标签, 虽未完美匹配 GT 但与示例一的电路参数输出截然不同, 证明模型输出随输入图像变化 (90% 多样性)。

别为 0.8291 (+7.9% vs 基座 0.8999)、0.8624 (+5.6% vs 基座 0.9139) 和 0.9164 (+3.1% vs 基座 0.9455)。相比 $r = 8$ (easy50 NED 0.8197), $r = 16$ 额外提升 1.9%, 且训练时间更短 (53 vs 77 min), 因为更大的 rank 可能加速了收敛。跨层级性能见表 5, 随着难度递增改善幅度衰减符合预期。

当前状况。

最优配置 ($r = 16$, +Projector, 3 epoch) 在 easy50 取得 Avg. NED = 0.7961 (+10.0%), 瓶颈分析得到逐一验证 (Projector 瓶颈 → 多 epoch 增益 → rank 容量扩展)。但绝对值距离实用水平 (NED < 0.5) 仍有较大差距。需要指出的是, 当前结果严重受限于笔记本级 GPU 的算力条件 (详见第 6.3 节)。在更大显存 GPU 上, Flash Attention 的可用性、更大的 max_length 和 max_dim 预期将显著改善绝对分数。

模型鲁棒性验证。在 250 样本退化评估集上, $r = 16$ 模型取得 Avg. NED = 0.7961, 与原始 easy50 上的分数完全一致。五种真实场景模拟退化 (透视变形、光照变化、高斯模糊、传感器噪点、JPEG 压缩) 各自独立评测的 NED 均为 0.7961, 最大偏差不超过 0.002。这一结果表明模型对常见的图像质量退化具有极高的鲁棒性, 验证了多源数据训练策略在泛化能力上的有效性。

表 3: 性能瓶颈排查实验设计与结果

实验	变量	结果	结论
E1: 空白图对比	真实图 vs 纯灰图	输出不同	视觉编码器在工作, 模型在“看”图
E2: 分辨率	max_dim 168→336	仍坍塌 (换标签重复)	分辨率不是根因
E3: epoch 数	1/3 epoch 对比	已验证 (3 epoch 较 1 epoch NED 降 0.9%)	多 epoch 有正向增益
E4: LoRA 层范围	增加 Projector 层	验证成功 (NED 0.8271, +7.0%)	Projector 是关键瓶颈, 增加 LoRA 后有效
E5: LoRA rank	$r = 8 \rightarrow r = 16$	验证成功 (NED 0.7961, +10.0%)	更大 rank 容量进一步提升性能
E6: LLM-Only	冻结 Projector, 仅调 LLM	验证成功 (多样性 90%, 塌缩解)	Projector 微调是塌缩根因, LLM-only 安全

核心发现:

- (1) E1 证实 LoRA 微调后模型视觉能力正常, 输出随图像变化;
- (2) E2 排除图像分辨率假设;
- (3) E4 识别出 Projector (mlp_AR, 25.9M 参数) 作为视觉-语言映射的唯一桥梁被冻结是训练不足的根本, 后续通过调整推理配置成功加入 Projector LoRA 并验证了有效性 (NED 0.8271, +7.0%);
- (4) E5 验证了将 LoRA rank 从 $r = 8$ 提升至 $r = 16$ 的增益: 3-epoch Projector LoRA 在 easy50 上 NED 从 0.8197 进一步降至 0.7961 (+10.0% vs 基座), 在 easy100、easy200 和 full523 上分别取得 0.8291 (基座 0.8999)、0.8624 (基座 0.9139) 和 0.9164 (基座 0.9455), 但输出多样性仅 4% (所有样本输出相同);
- (5) **E6 是关键突破:** 冻结 Projector 仅微调 LLM 自注意力层的 V5 架构, 首次实现微调后 90% 输出多样性, 彻底解决模型塌缩。虽然当前 NED (0.9031) 尚未超越基座, 但多样性指标证实模型在读图而非记忆训练数据, 为后续容量扩展 ($r = 16$, 更多数据) 奠定了可靠基础。

6.3 主要创新点

创新 1: Projector 瓶颈的发现与验证。通过控制变量实验 (E1–E4), 我们首次识别出视觉语言模型在电路 OCR 任务中的关键瓶颈: 视觉-语言投影层 (Projector, mlp_AR)。该层作为视觉特征到语言空间的唯一映射桥梁, 在标准 LoRA 微调中被完全冻结, 导致模型无法学习电路符号的视觉-语义对应。将 Projector 加入 LoRA 目标后, NED 从 0.8554 降至 0.8271 (+3.3% 的增量提升), 直接验证了这一发现。据我们所知, 这是首次在电路 OCR 场景下系统地定位并验证 Projector 瓶颈。

创新 2: LoRA rank 甜点区间的实验确定。通过 $r=8/16/32$ 的系统消融实验, 我们发现了该任务下的 rank 甜点: $r=16$ 在 2,433 样本规模下达到最优 (+10.0%), 而 $r=32$ 因容量过剩导致训练发散 (NED=1.0)。这一发现为小样本电路 OCR 的 LoRA 配置选择提供了实证指导——并非 rank 越大越好, 存在数据规模与模型容量的最优匹配。

表 4: 训练超参数与系统配置

参数	值
基座模型	PaddleOCR-VL-0.9B (908M 参数)
LoRA 配置	$r = 8, \alpha = 16, \text{dropout}=0.0$
LoRA 目标模块	q_proj, k_proj, v_proj, o_proj (153 对)
可训练参数	2,746,368 (占总参数 0.30%)
优化器	AdamW ($\beta_1 = 0.9, \beta_2 = 0.95, \text{weight_decay}=0.1$)
学习率调度	余弦退火 $5 \times 10^{-4} \rightarrow 5 \times 10^{-5}$
训练 epoch	1
最大图像尺寸	168 px (受 8GB 显存限制)
标签截断长度	200 字符
推理 max_length	30 tokens (受 Flash Attention 不可用限制)
GPU	NVIDIA RTX 4060 Laptop (8GB VRAM, CUDA 12.6, cuDNN 9.5)
操作系统	Windows 11, PaddlePaddle 2.6.2

表 5: $r = 16$ Projector LoRA 与基座模型在各测试层级的对比

测试层级	样本数	基座 NED	$r = 16$ NED	改善
easy50	50	0.8848	0.7961	+10.0%
easy100	100	0.8999	0.8291	+7.9%
easy200	200	0.9139	0.8624	+5.6%
full523	523	0.9455	0.9164	+3.1%

创新 3: OCR + 拓扑追踪双任务框架。电路原理图理解包含两个异构子任务：(1) 视觉文字识别——提取元件编号、参数值、网络标签；(2) 拓扑图论追踪——从图像中推断元件间的电气连接关系。不同于传统 OCR 仅处理显式文字，电路 OCR 需要模型同时理解隐含的拓扑结构。我们设计了文本 NED 与拓扑评估（元件 F1/类型准确率/引脚准确率）双层评估协议，为电路理解提供了比纯文本匹配更有意义的衡量标准。

6.4 数据集的贡献

多源混合数据集的构建策略被证明是有效的。Open Schematics 提供了真实世界的元件命名多样性（如 ATMEGA328P、TPS5430 等具体芯片型号），Masala-CHAI 提供了教材级的标准 Spice 网表格式，合成数据集则提供了精确的标注和受控的退化场景。三者的互补性消除了单一来源的过拟合风险，使模型既具备对真实元件符号的泛化能力，又保持对标注精度的严格要求。

7 总结与局限性

7.1 主要贡献与当前进展

本文提出了 CircuitOCR，一个面向电路原理图 OCR 与网表提取的完整解决方案。作为该领域首个开源基准，本项目贡献了数据集、基准测试协议、以及经过系统验证的 LoRA 微调方案。当前工作进展如下：

1. **多源混合数据集（已完成）**：构建了首个融合真实开源项目、教材电路和程序化合成的大规模电路原理图数据集，经三轮去重（文本哈希、拓扑哈希、视觉感知哈希）和大模型质量打分后保留约 24,717 个独立样本。
2. **LoRA 微调方案（已完成）**：原始 LoRA (q/k/v/o) 在 easy50 取得 Avg. NED 0.8554 (+3.8%)。通过 E4 定位 Projector 瓶颈后，增加 Projector LoRA 将 NED 降至 0.8271 (+7.0%)。3-epoch 训练将 NED 降至 0.8197 (+7.8%)。将 rank 提升至 $r = 16$ 后，在三个测试层级上取得：easy50 NED 0.7961（基座 0.8848, +10.0%）、easy100 NED 0.8291（基座 0.8999, +7.9%）、easy200 NED 0.8624（基座 0.9139, +5.6%）、full523 NED 0.9164（基座 0.9455, +3.1%）。少样本类别塌缩在全量训练和更大 rank 后得到缓解。
3. **性能提升路线（大部分完成）**：Projector LoRA 验证 (0.8271, +7.0%)、3-epoch 训练 (0.8197, +7.8%)、 $r = 16$ rank 扩展 (0.7961, +10.0%) 均已完成。多样化解码已尝试但因分布塌缩收效有限。拓扑评估为后续规划方向，多任务解耦等长期方向待资源就绪后推进。
4. **多维度评估体系（部分完成）**：建立了文本 NED 和拓扑评估双层协议框架，但拓扑评估的完整实现（元件 F1、引脚准确率）仍有待完成。

7.2 已识别的问题与教训

1. **类别塌缩风险与 NED 局限性**：少样本 LoRA 微调存在类别塌缩风险——模型过度依赖少数高频标签导致输出多样性丧失。同时，纯文本 NED 在评估电路 OCR 质量时存在局限：非领域相关的随机输出可能因字符多样性获得较好的 NED 分数。详见第 5 节。
2. **工程挑战**：在 Windows + PaddlePaddle 2.6.2 环境下，GPU bfloat16 支持存在已知限制：flash_attention 不可用需手工降级实现，PaddleFormers 的 fp8 dtype 管理机制与 PaddlePaddle 原生 fp8 存在兼容性冲突（需移除全局 float8 alias 方可保证模型权重正确读写）。这些工程问题消耗了大量调试时间，也提醒我们社区需要在 Windows 平台上加强 E2E 训练的稳定性测试。
3. **后训练的前置条件**：多任务解耦、仿真器验证等长期方向需要的工程基础设施（Ngspice 集成、多 LoRA 切换、更大的 GPU 显存）远超当前单卡笔记本工作站的能力范围。

7.3 局限性

1. **算力严重制约实验效果**：全部实验在单张笔记本 RTX 4060（8GB 显存）上完成，这一硬件条件严重制约了实验结果：
 - (a) Flash Attention 不可用，需手工降级实现，推理速度约为正常 GPU 的十分之一；
 - (b) max_length 被限制为 30 tokens，远不足以输出完整 Spice 网表（通常 100–500 tokens）；
 - (c) max_dim 仅 168px，小尺寸导致电路文字细节丢失；
 - (d) batch_size=1 且无法使用梯度累积，训练效率低下；
 - (e) Windows + PaddlePaddle 2.6.2 的 bfloat16 兼容性问题额外消耗了大量调试时间。

上述限制导致最优 NED 仅 0.7961 (+10.0%)。在更大显存 GPU 上，预期可通过 Flash Attention 加速、更大的 max_length 和 max_dim 来获得显著更好的结果。本文的贡献主要在于方法验证和瓶颈分析，而非绝对分数。

2. **计算资源受限**：实验在单张 RTX 4060 8GB 笔记本 GPU 上运行，显著限制了批大小、训练速度和模型规模。
3. **后训练大部分完成**：已完成原始 LoRA、Projector LoRA、3-epoch 训练及 $r = 16$ rank 扩展（最优 NED 0.7961, +10.0%）。多样化解码已尝试但因分布塌缩收效有限。拓扑评估及多任务解耦、仿真验证等长期方向尚未实施。
4. **未进行人工校验**：数据集的最终人工复核未完成。

7.4 展望

未来的工作将集中在：(1) 完成更大规模数据集的标注与清洗以扩大训练覆盖；(2) 实现拓扑评估协议（元件 F1、引脚准确率）以补充纯文本 NED；(3) 探索 $r = 32$ 等更大 rank 的边际收益；(4) 尝试在训练中引入正则化（如 label smoothing）以缓解分布塌缩，从而让多样化解码发挥作用；(5) 在更大显存 GPU 上探索多任务解耦和仿真器验证等长期方向。

7.5 开源贡献与社区价值

本项目以完全开源形式发布，为电路原理图 OCR 研究稀缺领域提供长期社区价值：

1. **首个电路 OCR 基准数据集**。24,717 训练样本 + 4 梯度层级测试体系 + 250 退化评估集，提供标准化评测基础。数据集和评估脚本在 MIT 许可证下发布，可自由用于学术和商业用途。
2. **完整可复现微调方案**。提供完整 LoRA 训练/评估/推理脚本及 Windows+RTX 4060 全流程配置。中英文双版技术报告详细记录所有实验设计、超参选择和失败教训（ $r=32$ 崩溃分析），降低后续研究者入门门槛。
3. **系统性瓶颈分析方法论**。通过 E1-E5 控制变量实验建立可推广诊断框架：空白图测试 → 分辨率消融 → epoch 消融 → LoRA 层范围消融 → rank 消融。该方法论可迁移到其他垂直领域 VLM 微调任务。
4. **Gradio 在线体验**。提供可运行 Web Demo (demo.py)，用户可上传电路图进行 OCR 识别并浏览预计算模型对比结果。
5. **完整项目仓库**。<https://github.com/ZhangJ83/circuit-ocr-paddle> 包含训练/评估/推理脚本、LoRA 权重、评测结果、退化测试集、拓扑评估、可视化工具及本文中英文完整源代码。

References

- bshada. Open schematics: A dataset of electronic schematics from hardware projects, 2025. URL <https://huggingface.co/datasets/bshada/open-schematics>. License: CC-BY-4.0.
- Jitendra Bhandari, Vineet Bhat, Yuheng He, Hamed Rahmani, Siddharth Garg, and Ramesh Karri. Masala-chai: A large-scale spice netlist dataset for analog circuits by harnessing ai, 2025. URL <https://arxiv.org/abs/2411.14299>.
- Cheng Cui, Ting Sun, Suyin Liang, Tingquan Gao, Zelun Zhang, Jiaxuan Liu, Xueqing Wang, Changda Zhou, Hongen Liu, Manhui Lin, Yue Zhang, Yubo Zhang, Handong Zheng, Jing Zhang, Jun Zhang, Yi Liu, Dianhai

- Yu, and Yanjun Ma. Paddleocr-vl: Boosting multilingual document parsing via a 0.9b ultra-compact vision-language model, 2025. URL <https://arxiv.org/abs/2510.14528>.
- Chenxia Li, Weiwei Liu, Ruoyu Guo, Xiaoting Yin, Kaitao Jiang, Yongkun Du, Yuning Du, Lingfeng Zhu, Baohua Lai, Xiaoguang Hu, Dianhai Yu, and Yanjun Ma. Pp-ocrv3: More attempts for the improvement of ultra lightweight ocr system. *arXiv preprint arXiv:2206.03001*, 2022.
- Jianning Zhang. A multi-source dataset for circuit schematic ocr and netlist extraction, 2026. URL https://github.com/ZhangJ83/circuit_ocr_dataset_final.
- Jianning Zhang and Yifei Chen. A synthetic dataset for circuit schematic ocr and netlist extraction, 2026. URL <https://github.com/ZhangJ83/circuit-ocr-dataset>.
- Edward J. Hu, Yelong Shen, Phillip Wallis, Zeyuan Allen-Zhu, Yuanzhi Li, Shean Wang, Lu Wang, and Weizhu Chen. Lora: Low-rank adaptation of large language models, 2021.