一.选择题

1、下列说法中不正确的是\_\_\_\_\_\_。

A、任何可以由软件实现的操作也可以由硬件来实现

B、固件就功能而言类似于软件，而从形态来说又类似于硬件

C、面向高级语言的机器是完全可以实现的

D、在计算机系统的层次结构中，微程序级属于硬件级，其它四级都是软件级

2、完整的计算机应包括\_\_\_\_\_\_。

A、运算器、存储器、控制器 B、外部设备和主机

C、主机和实用程序 D、配套的硬件设备和软件系统

3、冯·诺依曼机工作的基本方式的特点是\_\_\_\_\_\_。

A、多指令流单数据流 B、按地址访问并顺序执行指令

C、堆栈操作 D、存贮器按内容选择地址

4、用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是\_\_\_\_\_\_。

A、0≤│N│≤1-2-（16+1） B、0≤│N│≤1-2-16

C、0≤│N│≤1-2-（16-1） D、0≤│N│≤1

5、在定点二进制运算器中，减法运算一般通过 来实现。

A、原码运算的二进制减法器 B、补码运算的二进制减法器

C、补码运算的十进制加法器 D、补码运算的二进制加法器

6、定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是\_\_\_\_\_\_。

A、-215 ～+（215 -1） B、-（215 –1）～+（215 –1）

C、-（215 +1）～+215 D、-215 ～+215

7、加法器采用先行进位的目的是\_\_\_\_\_\_。

A、优化加法器的结构 B、节省器材

C、增强加法器结构 D、加速传递进位信号

8、双端口存储器所以能高速进行读写，是因为采用\_\_\_\_\_\_。

A、高速芯片 B、两套相互独立的读写电路

C、流水技术 D、新型器件

9、在主存和CPU之间增加cache存储器的目的是\_\_\_\_\_\_。

A、增加内存容量 B、提高内存可靠性

C、解决CPU和主存之间的速度匹配问题 D、增加内存容量，同时加快存取速度

10、某寄存器芯片的存储容量为8K×1，则它的地址线和数据线引脚相加的和为\_\_\_\_\_\_。

A、11 B、12 C、13 D、14

11、双端口存储器在\_\_\_\_\_\_情况下会发生读 / 写冲突

A、左端口与右端口的地址码不同 B、左端口与右端口的地址码相同

C、左端口与右端口的数据码相同 D、左端口与右端口的数据码不同

12、采用虚拟存贮器的主要目的是\_\_\_\_\_\_。

A、提高主存贮器的存取速度

B、扩大主存贮器的存贮空间，并能进行自动管理和调度

C、提高外存贮器的存取速度

D、扩大外存贮器的存贮空间

13、一条指令中包含的信息有\_\_\_\_\_\_。

A、操作码、控制码 B、操作码、向量地址

1. 操作码、地址码 D、控制码、地址码

14、在指令的地址字段中，直接指出操作数本身的寻址方式，称为\_\_\_\_\_\_。

1. 隐含寻址 B、立即寻址 C、寄存器寻址 D、直接寻址

15、堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果入栈操作的动作是：（A）→MSP ，（SP）- 1 →SP ，那么出栈的动作应是\_\_\_\_\_\_。

A、（MSP）→ A ，（SP）+ 1 → SP B、（SP）+ 1 → SP ，（MSP）→ A

C、（SP）- 1 → SP ，（MSP）→ A D、（MSP）→ A ，（SP）- 1 → SP

16、微程序控制器中，机器指令与微指令的关系是\_\_\_\_\_\_。

1. 每一条机器指令由一条微指令来执行；

B、一条微指令由若干条机器指令组成

C、每一条机器指令由一段微指令编写的微程序来解释执行

D、每一条机器指令组成的程序可由一条微指令来执行

17、下列叙述中\_\_\_\_\_\_是正确的。

A、控制器产生的所有控制信号称为微指令

B、微程序控制器比硬连线控制器更加灵活

C、微处理器的程序称为微程序

D、指令就是微指令

18、微程序控制器中的控制存储器用来存放\_\_\_\_\_\_。

A、微程序 B、微程序和数据

19、描述流水CPU基本概念中正确的句子是\_\_\_\_\_\_。

A、流水CPU是以空间并行性为原理构造的处理器

B、流水CPU一定是RISC机器

C、流水CPU是一种非常经济而实用的时间并行技术

C、机器指令和微程序 D、机器指令和数据

D、流水CPU一定是多媒体CPU

20、计算机使用总线结构的主要优点是便于实现积木化，同时\_\_\_\_\_\_。

A、减少了信息传输线的条数 B、减少了信息传输量

C、提高了信息传输的速度 D、加重了CPU的工作量

21、在计算机总线结构中，双总线结构的计算机的总线系统配置两组总线，即\_\_\_\_\_\_。

A、系统总线和内存总线 B、数据总线和I/O总线

C、处理机总线和输入输出总线 D、ISA总线和PCI总线

22、系统总线中控制线的功能是\_\_\_\_\_\_。

A、提供主存、I/O接口设备的控制信号和响应信号 B、提供时序信号

C、提供主存、I/O接口设备的响应信号 D、提供数据信息

23、三种集中式总线控制中，\_\_\_\_\_\_方式对电路故障最敏感。

A、链式查询 B、计数器定时查询 C、独立请求 D、全部三种

24、CRT的分辨率为1024×1024像素，像素的颜色数为256色，则刷新存储器的容量是\_\_\_\_\_\_。

A、256KB B、512KB C、1MB D、2MB

25、显示器的主要参数之一是分辨率，其含义为\_\_\_\_\_\_。

A、显示屏幕的水平和垂直扫描频率 B、显示屏幕上光栅的列数和行数

C、可显示不同颜色的总数 D、同一幅画面允许显示不同颜色的最大数目

26、CRT的颜色数为256色，则刷新存储器每个单元的字长是\_\_\_\_\_\_。

A、256位 B、16位 C、8位 D、7位

27、为了便于实现多级中断，保存现场信息最有效的办法是采用\_\_\_\_\_\_。

A、通用寄存器 B、堆栈 C、存储器 D、外存

28、DMA访问主存时，让CPU处于等待状态，等DMA的一批数据传送结束后，CPU再恢复工作，这种情况称作\_\_\_\_\_\_。

A、DMA B、周期挪用

C、停止CPU访问主存 D、DMA与CPU交替访问

29、如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的处理次序，可以利用\_\_\_\_\_\_。

A、中断嵌套 B、中断向量 C、中断响应 D、中断屏蔽

30、某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒\_\_\_\_\_\_次中断请求。

1. N/（NX+Y） B、N/（X+Y）N C、min[1/X ,1/Y] D、max[1/X ,1/Y]

二.简答题

1、说明计算机系统的层次结构。

2、在计算机中实现浮点数加减运算，一般需要哪几个步骤？

3、在计算机中实现浮点数乘除运算，一般需要哪几个步骤？

4、主存和Cache有哪三种基本映像方式？直接映像方式的主要优缺点是什么？

5、简述主存与Cache之间的映象方式。

6、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？

7、什么是RISC？RISC指令系统的特点是什么？

8、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

9、在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令

的执行时间最长？哪类指令的执行时间最短？为什么？

10、为了提高计算机系统的输入/输出能力，可以在总线的设计与实现中采用哪些方案？

11、简述计算机系统采用“面向总线”的形式有何优点？

12、集中式总线仲裁常采用哪三种方式？简述链式查询方式的优缺点。

13、什么是程序的局部性原则？

14、请说明程序查询方式与中断方式各自的特点。

15、CPU与DMA访问内存冲突的裁决方法有哪些？

16、中断方式的接口控制器功能有哪些？

17、简述CPU响应中断应具备哪些条件？

18、简要描述外设进行DMA操作的过程及DMA方式的主要优点。

三.应用题

1、设机器字长32位，定点表示，尾数31位，数符1位，问：

（1）定点原码整数表示时，最大正数是多少？最小负数是多少？

（2）定点原码小数表示时，最大正数是多少？最小负数是多少？

2、已知 x = 26/32 ，y = -15/32

求： [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？

要求：做加减运算时，用变形补码。

3、已知 x = - 0.01111 ，y = + 0.11001

求： [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？

要求：做加减运算时，用变形补码。

4、已知 x = -（11÷16），y = -（7÷16）

求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，[x + y]补 = ？，[x–y]补 = ？

要求：做加减运算时，用变形补码。

5、设有一个Cache的容量为2K字，每块16字，求：

（1）该Cache可容纳多少个块?

（2）如果主存的容量为256K字,则有多少个块?

（3）在直接映象方式下,主存的地址格式? Cache的地址格式?

（4）在直接映象方式下,主存中的第I块映象到Cache中哪一块?

6、主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位？如果页面大小为4KB,则页表长度是少？画出虚拟地址和物理地址的格式。

7、用256K\*8位的FLASH存储器芯片组成一个1M\*16位的半导体只读存储器，试问：

（1）共需要多少片FLASH存储器芯片？

（2） 画出此存储器的组成逻辑框图。注意画选片逻辑，与CPU的连接，注明各信号线。

8、用16K×16位的SRAM芯片构成64K×32位的存储器。问：

（1）总共需多少片SRAM芯片？

（2）画出该存储器的组成逻辑框图。注意画选片逻辑，与CPU的连接，注明各信号线。

9、某机指令格式如图所示：

|  |  |  |
| --- | --- | --- |
| OP | X | D |

15 10 9 8 7 0

图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。

设（PC）=1234H，（X1）=0037H,(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制）。

（1）4420H （2）2244H （3）1322H （4）3521H （5）6723H

10、某指令系统指令长12位，每个操作数的地址码长3位，试提出一种分配方案，使该指令系统有4条三地址指令，8条二地址指令，180条单地址指令。

11、一种二地址RR型，RS型指令结构如下所示：

6位 4位 4位 1位 2位 16位

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| OP | 源寄存器 | 目标寄存器 | I | X | D（偏移量） |

其中源寄存器、目标寄存器都是通用寄存器，I为间接寻址标志，X为寻址模式字段，D为偏移量字段；通过I，X，D的组合，可构成一个操作数的寻址方式；其有效地址E的算法及有关说明列于下表：

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| 寻址方式 | I | X | 有效地址E算法 | 说明 |
| (1) | 0 | 00 | E=D | D为偏移量 |
| (2) | 0 | 01 | 指令地址=(PC)+D | PC为程序计数器 |
| (3) | 0 | 10 | E=(Rx)+D | Rx为变址寄存器 |
| (4) | 1 | 11 | E=(R) | R为通用寄存器 |
| (5) | 1 | 00 | E=(D) |  |
| (6) | 0 | 11 | E=(Rb)+D | Rb为基址寄存器 |

请写出表中六种寻址方式的名称。

12、指令格式如下所是，其中OP为操作码字段，试分析指令格式特点。

15 10 7 4 3 0

|  |  |  |  |
| --- | --- | --- | --- |
| OP | ---------- | 源寄存器 | 基址寄存器 |
| 位移量（16位） | | | |

13、CD－ROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。请计算模式2情况下光盘存储容量是多少？

14、某双面磁盘每面有220道，内层磁道周长70cm，位密度400位/cm，转速3000转/分，问：


（1）磁盘存储容量是多少？

（2）数据传输率是多少？

15、假设磁盘以每秒r的转速率旋转，每条磁道容量为N个字，每块的字数为n，试推导磁盘存贮器读写一块信息所需总时间的公式。

16、下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。

现有“ADD （R1）, R0”指令完成(R0) +（(R1)）→R0的功能操作。请画出该指令的指令周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已存入PC中。



17、CPU结构如下图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向

（1）标明图中四个寄存器的名称；

（2）简述指令从主存取到操作控制器的数据通路；

（3）简述数据在运算器和主存之间进行存/取两种访问的数据通路。

