

第二讲

嵌入式系统

硬件基础

本讲内容

- 硬件基础：基基础概念、器件及原理
- 硬件组成：架构模型、核心逻辑、子系统
- 典型硬件形式
- 硬件设计基本方法及实例分析

2.1 硬件基础：

基本概念

器件 & 原理


硬件基础

- ▶ 嵌入式硬件是嵌入式系统的载体



- ▶ 认识嵌入式硬件的工作原理和设计方法，是嵌入式系统软、硬件开发设计人员的必备素养

- ▶ 设计正确的系统软件，必须了解硬件；

- ▶ 软件是运行到具体的硬件上的，
 - ▶ 能够辨析某一问题是由软件还是硬件引起的，
 - ▶ 能够阅读硬件原理图




IAP15F2K61S2单片机



器件术语

- ▶ 芯片 (chip)：半导体材料制成的电路器件；
- ▶ 引脚 (lead)：半导体器件和外部连接的部分，排布在芯片两侧或四周；
- ▶ 封装 (packaging)：将半导体器件以特定方式、特定材料包装起来，提高可靠性、便于使用；
 - ▶ 封装应该具有较强的机械性能、良好的电气性能、散热性能和化学稳定性能；



封装

➤ 作用

- 保护芯片免受物理损伤和环境影响
- 提供电气连接，使芯片能够与外部电路进行通信
- 便捷安装
- 散热

➤ 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比（封装效率），这个比值越接近1越好；

- 引脚要尽量短以减少延迟
- 引脚间的距离尽量远，以保证互不干扰，提高性能；
- 基于散热的要求，封装越薄越好

封装

- 扁平式封装 PQFP/PFP




- 大规模/超大型集成电路采用这种封装形式

- 四周均有引脚，引脚之间距离很小，管脚很细


- 采用SMT（表面安装设备技术）表贴到PCB；

- 具有操作方便、可靠性高、工艺成熟、价格低廉等优点

- 缺点：芯片边长有限，平行引脚，难以在高频工作



在手工焊接的年代常见.....




- 双列直插式封装 (Dual In-line Package, DIP)
- 中小规模集成电路均采用这种封装形式
- 适合在PCB(印刷电路板)上穿孔焊接, 操作方便;
- 芯片面积与封装面积之间的比值较大, 故体积也较大;
- 引脚数 ≤ 100




► 薄小外形封装TSOP (Thin Small Outline Package)

- 厚度1.0mm 的矩形封装;
- 在芯片的周围做出引脚, 采用表面安装技术SMT直接附着在PCB板的表面;
- 寄生参数(电流大幅度变化时, 引起输出电压扰动) 减小, 适合高频应用, 操作方便, 可靠性高
- 常用于内存存储器





► BGA球栅阵列封装 Ball Grid Array Package

- 高密度表面装配封装技术
- 以焊球代替引脚
- 材料多为陶瓷;
- 散热更好
- 电气稳定性良好
- 信号传输延迟小, 适应频率高
- 多用于CPU、主板上南/北桥芯片等
高密度、高性能、多引脚封装的



其他器件术语

- ▶ 印制电路板（printed circuit board, PCB）：薄的纤维玻璃板，印有铜线来连接元器件；
- ▶ 原理图（schematic diagram）：用于表示电路的主要部分以及元件之间的连接。



- ▶ 数据手册（datasheet）：芯片制造商提供的关于产品信息的文档，说明芯片的功能、结构、特性及使用方式等

第1章 STC15全系列单片机总体介绍	22
1.1 STC15F2K60S2系列单片机总体介绍(C版大批量现货供应中)	22
1.1.1 STC15F2K60S2系列单片机简介	22
1.1.2 STC15F2K60S2系列单片机的内部结构图	25
1.1.3 STC15F2K60S2系列单片机管脚图	26
1.1.4 STC15F2K60S2系列单片机选型价格一览表	31
1.1.5 STC15F2K60S2系列单片机封装价格一览表	32
1.1.6 STC15F2K60S2系列单片机命名规则	33
1.1.7 STC15F2K60S2系列单片机最小应用系统	35
1.1.8 STC15F2K60S2系列接外部晶振和外部复位(实际不需要)的线路图	36
1.1.9 STC15F2K60S2系列在系统可编程(ISP)及仿真典型应用线路图	37
1.1.9.1 利用RS-232转换器的ISP下载编程典型应用线路图及仿真典型应用线路图	37
1.1.9.2 利用USB转串口的ISP下载编程典型应用线路图及仿真典型应用线路图	38

电路术语&符号

- ▶ 接地电压/低电压：零 V 电压；
- ▶ 接地引脚（GND）：接到一直是低电压的信号；
 - ▶ 电源地？信号地？


电路术语&符号

► 接地电压/低电压：零 V 电压；

► 接地引脚 (GND)：接到一直是低电压的信号；

► 高电压/集电极电压：3V、5V、12V电压；

► 电路供电电压 V_{cc} ，芯片工作电压 V_{dd} ，发射极电源电压 V_{ee} ，编程电压 V_{pp}



电路术语&符号

- ▶ 接地电压/低电压：零 V 电压；
- ▶ 接地引脚（GND）：接到一直是低电压的信号；
- ▶ 集电极电压/高电压：3V、5V、12V电压；
- ▶ 电路供电电压Vcc、芯片工作电压Vdd、发射级电源电压Vee、编程电压Vpp.....

- ✓ **TTL电平**：TTL器件中+5V等价于逻辑“1”，0V等价于逻辑“0”；
 - ✓ 输出 L：<0.8V；H：>2.4V；
 - ✓ 输入 L：<1.2V；H：>2.0V
- ✓ **CMOS电平**：CMOS器件中12V电压为逻辑“1”，低于3.6V时为“0”；
 - ✓ 输出 L：<0.1*Vcc；H：>0.9*Vcc；
 - ✓ 输入 L：<0.3*Vcc；H：>0.7*Vcc.
- ✓ **RS-232电平**：负逻辑电平，即负电平-3~-12V为逻辑“1”，正电平+3~+12V为逻辑“0”；
- ✓ 实际中，不同电平是可以进行转换的。


➤ **信号** 是时-空域中，以特定载体（如光、电、声音等）和特定形式传输信息的能量单元，就是**信息的物理表示**

➤ **信号浮动** (多驱动信号)

➤ 图中如果没有任何输出信号，会有什么问题？


➤ 没有驱动，信号可能高也可能低，或者处于二者之间某个状态(浮动)

➤ 依赖与信号两端元件的瞬时状态，无法预见；



➤ 三态门 (三态驱动器、三态缓冲器)

- 可以将信号驱动为高电压、低电压、浮动状态;
- 浮动状态即第三种输出状态, 也称三态、高阻抗态; 既不像输出0状态那样允许电流灌入, 也不象输出1状态那样向负载提供电流, 处于悬浮状态
- 多个数据源共享一根 (组) 线路, 驱动同一信号。



➤ 三态门 (三态驱动器、三态缓冲器)

- 可以将信号驱动为高电压、低电压、浮动状态;
- 浮动状态即第三种输出状态, 也称三态、高阻抗。

三态缓冲器的逻辑符号

矩形符号



变形符号



高有效使能
原码输出

低有效使能
原码输出


高有效使能
反码输出

低有效使能
反码输出

➤ 三态门 (三态驱动器、三态缓冲器)

➤ 可以将信号驱动为高电压、低电压、浮动状态;


含三态驱动器的一个电路



- 右图中，如果任何一个选择信号都不是有效，会有什么问題？

信号浮动！

- 如何解决？




➤右图中，如果任何一个选择信号都不是有效，会有什么
问题？

信号浮动！

➤ 如何解决？

用辅助元件来驱动其高低

上拉电阻、下拉电阻；



上拉电阻 & 下拉电阻

上拉电阻
Pull-up
resistor

连接在元件信号引脚和高电压之间的电阻，用于将引脚信号钳位在高电平，或在驱动能力不足时提供电流。


通常其值可在 $1\text{K}\Omega \sim 100\text{K}\Omega$ 之间，值越大输出电平的延迟越大；值越小，电流越大，上拉能力越强，但损耗越大

上拉电阻 & 下拉电阻

上拉电阻 Pull-up resistor

连接在元件信号引脚和高电压之间的电阻，用于将引脚信号钳位在高电平，或在驱动能力不足时提供电流。

通常其值可在 $1\text{K}\Omega \sim 100\text{K}\Omega$ 之间，值越大输出电平的延迟越大；值越小，电流越大，上拉能力越强，但损耗越大



上拉电阻 & 下拉电阻

上拉电阻 Pull-up resistor

连接在元件信号引脚和高电压之间的电阻，用于将引脚信号钳位在高电平，或在驱动能力不足时提供电流。

通常其值可在 $1\text{K}\Omega \sim 100\text{K}\Omega$ 之间，值越大输出电平的延迟越大；值越小，电流越大，上拉能力越强，但损耗越大

下拉电阻 Pull-down resistor

连接在元件信号引脚与GND之间的电阻，用于将信号钳位在低电平，或者用于吸收电流

Calculate value of Pull-up and Pull-down Resistor

Before selecting resistor value, we need to keep in mind following relation, “**Low resistance** → **More current** → **Strong pull-up/down** → **More Power dissipation & voltage drop**” and vice versa.

Ohm's Law: $V = I \times R$

$$V = (\text{Current through } R) \times R \rightarrow R = V \div (\text{Current through } R)$$

上拉电阻 Pull-up resistor

连接在元件信号引脚和高电压之间的电阻，用于将引脚信号钳位在高电平，或在驱动能力不足时提供电流。


通常其值可在 $1\text{K}\Omega \sim 100\text{K}\Omega$ 之间，值越大输出电平的延迟越大；值越小，电流越大，上拉能力越强，但损耗越大

下拉电阻 Pull-down resistor

连接在元件信号引脚与GND之间的电阻，用于将信号钳位在低电平，或者用于吸收电流

➤ 负载问题

- 一个元件的输出驱动能力是有限的，当一个输出对应过多元件的输入时可能导致驱动过载；
- 制造商已标明元件输出信号上的驱动电流及所需的输入电流；
- 当出现驱动过载现象时需要增加驱动器电路；




过载!


更多电路

解决过载方法1


- 驱动器所需输入电流小于右边电路元件需求总和，减小了非门上的负载；
- 问题是引入了延迟



解决过载方法2



➤ 电容 C



电容作用：

- 隔直通交
- 调谐
- 滤波
- 整流
- 储能
- 退耦，目的就是消除电路之间的寄生耦合；

➤ 退耦（去耦）电容 Decoupling Capacitor

➤ 电路网络中存在：

感应产生的寄生电流或供电电路中形成的反冲电流；

➤ 当芯片改变输出端电压时需要大量的电量改变输出信号，此时

芯片供电电路电压会急剧下降，可能导致芯片停止工作；



➤ 平常情况下，电容充电；当电路突然需要大量电量时，电容 放电

➤ 将退耦电容连接在 近供电端 或 信号输出引脚

➤ 退耦电容


- 退耦电容用于退耦，基于滤波作用来消除电路回波噪声，或者基于储能来快速提供能量补充；
- 放置在信号输出引脚，将输出信号的干扰作为滤除对象；
- 一般布设在电路板上距离可能需要大量电量的电路部分很近的位置；
- 最好不采用电解电容，电解电容是两层薄膜卷成的结构，这种结构在高频时表现为电感

退耦电容的摆放原则：



➤ 旁路电容 Bypass Capacitor

- 在电路中起到滤波、抗干扰的作用;
- 主要将输入信号中的高频噪声作为滤除对象, 利用电容的频率阻抗特性, 将前级携带的高频杂波滤除。




➤ 晶体管 (Transistor)

固体半导体制成的器件；


具有检波、整流、放大、开关、稳压、信号调制等多种功能

➤ 二极管 (Diode)


➤ 有两个极，一个PN结，单向导电特性；




二极管



正向偏置



反向偏置



晶体管 (Transistor)

固体半导体制成的器件;

具有检波、整流、放大、开关、稳压、信号调制等多种功能

➤ 二极管 (Diode)

➤ 有两个极, 一个PN结, 单向导电特性;

➤ 三极管 (bipolar transistor, 双极性或双极结型晶体管)

➤ 三个极分别为N型与P型组成发射极Emitter、基极Base和集电极Collector;
空穴、电子两种极性的载流子都参与导电, 即双极型晶体管

