同济大学计算机系

计算机组成原理实验报告



学	号	2050259
姓	名	何征昊
专	业	计算机科学与技术
授课	老师	张冬冬

一、实验内容

本实验制作 54 指令的多周期 cpu,对于实验的指令有充分掌握,同时对于异常处理需要自己写 cp0 协处理器完成对于异常的处理。

二、硬件逻辑图

54条操作硬件通路设计:

1) Addi

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:


指令	PC	ID	MEN	Л	RegFile		ALU	EXT16	7
1日 文		IR	Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
ADDI					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



ADDI:



2) addiu

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:


指令	PC	ID	MEN	Л	RegFile		ALU	EXT16	7
		IR	Address	MD	Rd	A	В	EATIO	Z
Fetch	Z	MD	PC			PC	4		ALU
ADDIU					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



ADDIU:



3) andi

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器 (无符号);
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:


指令	PC	PC IR	MEM		RegFile		ALU	EXT16	7
1日 文			Address	MD	Rd	Α	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
ANDI					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



ANDI:



4) ori

周期数: 4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器 (无符号);
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:


指令	PC	IR	MEM		RegFile		ALU	EXT16	7
			Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
ORI					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



ORI:



5) Sltiu

周期数: 4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器(有符号拓展);
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:


指令	PC	IR	MEM		RegFile	ALU		EXT16	7
	rc		Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
SLTIU					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



SLTIU:



6) Lui

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器(有符号拓展);
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:


指令	PC	TD	MEN	Л	RegFile	1	ALU	EXT16	7
1日令	PC	IR	Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
LUI					Z	Rs	EXT16	IR[15:0]	ALU

指令通路:

Fetch



LUI:



7) xori

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器 (无符号拓展);
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。


输入来源:

指令	PC	IR	MEM		RegFile	_	ALU	EXT16	7
1日、今	rC	IK	Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
XORI					Z	Rs	EXT16	IR[15:0]	ALU

Fetch



XORI:



8) slti

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器(有符号拓展);
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。


输入来源:

指令	PC	IR	MEM		RegFile	_	ALU	EXT16	7
	rC	11/	Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
SLTI					Z	Rs	EXT16	IR[15:0]	ALU

Fetch



SLTI:



9) addu

周期数: 4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 和 rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。


输入来源:

1112 > +	>1-0/4/-								
指令	DC.	ID	MEN		RegFile	AI	LU	EVT16	7
1百令	PC	IK	Address	MD	Rd	Α	В	EXIIO	


Fetch	Z	MD	PC		PC	4		ALU
ADDU				Z	Rs	Rt	IR[15:0]	ALU

指令通路:

Fetch



ADDU:



10) and

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 和 rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:


指令	PC	ID	MEN	M	RegFile	AI	LU	EVT16	7
1日.4	PC	IR	Address	MD	Rd	Α	В	EXT16	L
Fetch	Z	MD	PC			PC	4		ALU
AND					Z	Rs	Rt	IR[15:0]	ALU

指令通路:

Fetch



AND:



11) beq

周期数:4

操作流程:


- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 和 rt 两个寄存器的数据并锁存
- C) ALU 计算转移地址并锁存;
- c) 由 ALU 比较两个寄存器数据,并决定是否把转移地址写入 PC。

输入来源:

1144.	.,,,									_
指今	DC	ID	MEM		RegFile	ALU		EVT10	7	
1日 マ	PC	IR	Address	MD	Rd	A	В	EATIO	L	

Fetch	Z	MD	PC		PC	4		ALU
BEQ	Z				PC	EXT18	IR[15:0] 00	ALU

指令通路:



12) bne

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 和 rt 两个寄存器的数据并锁存
- C) ALU 计算转移地址并锁存;
- c) 由 ALU 比较两个寄存器数据,并决定是否把转移地址写入 PC。

输入来源:

指令	PC IR		MEN	M	RegFile		ALU	EXT18	7
1日 マ	PC	IK	Address	MD	Rd	A	В	EAIIO	L
Fetch	Z	MD	PC			PC	4		ALU
BNE	Z					PC	EXT18	IR[15:0] 00	ALU

指令通路:



13) j

周期数: 2


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 指令中的 address 左移两位与 PC 的高 4 位拼接起来,写入 PC。

输入来源:

指令	PC	IR	MEN	MEM		AL	U		7	
1日 マ	PC	IK	Address	MD	Rd	A	В	A	В	L
Fetch	Z	MD	PC			PC	4			ALU
J								IR[25:0]<<2	PC[31:28]	

指令通路:



14) jal


周期数: 4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 取址
- c)PC 加 8 送 ALU 运算。
- D)结果写回 rf。指令中的 address 左移两位与 PC 的高 4 位拼接起来,写 λ PC

输入来源:

指令	♦ PC IR		MEN	1	RegFile	AL	U			7
1日 寸	PC	IK	Address	MD	Rd	A	В	A	В	L
Fetch	Z	MD	PC			PC	4			ALU
JAL								IR[25:0]<<2	PC[31:28]	



15) jr

周期数: 2


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容并写入 pc。

输入来源:

指令	PC	IR	MEN	Л	RegFile
1日 文	PC	IK	Address	MD	Rd
Fetch	Z	MD	PC		
JR	Rs				

指令通路:



16) lw

周期数:5


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器, 从中读出一个 32 位的数据;
- e) 把该数据写入寄存器堆中的 rt 寄存器。

输入来源:

指令	PC I		MEN	Л	RegFile		ALU	7
1日.4	PC	IR	Address	MD	Rt	Α	В	L
Fetch	Z	MD	PC			PC	4	ALU
LW			Z		MD	Rs	IR[15:0]	ALU

指令通路:



17) xor


周期数:4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	DC	ID	MEN	M	RegFile	AI	LU	EVT16	7
1日マ	PC	IR	Address	MD	Rd	A	В	EXT16	Z
Fetch	Z	MD	PC			PC	4		ALU
XOR					Z	Rs	Rt		ALU



18) nor

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	AI	LU	EXT16	7
1日.4	rc	IK	Address	MD	Rd	A	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
NOR					Z	Rs	Rt		ALU

指令通路:




19) Or 周期数: 4 操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	DC.	ID	MEN	Л	RegFile	AI	LU	EVT16	7
1日マ	PC	IR	Address	MD	Rd	Α	В	EXT16	L
Fetch	Z	MD	PC			PC	4		ALU
OR					Z	Rs	Rt		ALU

指令通路:



20) sll


周期数:4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	ALU	J	EXT5	7
1日学	PC	IK	Address	MD	Rd	A	В	EAIS	Z
Fetch	Z	MD	PC			PC	4		ALU
SLL					Z	EXT5	Rt	IR[10:6]	ALU



21) sllv

周期数: 4

操作流程:

a) 根据 PC 取指令, 并把 PC 加 4;

b) 读出 rs,rt 寄存器的内容;


c) 由 ALU 完成计算;

d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	ALU	J	EXT5	7
1日 マ	rc	IK	Address	MD	Rd	A	В	EAIS	L
Fetch	Z	MD	PC			PC	4		ALU
SLLV					Z	EXT5	Rt	Rs	ALU

指令通路:



22) sltu

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

比人	指令 PC IR		MEN	Л	RegFile	AI	LU	EXT1	7
1日.4	rc	IK	Address	MD	Rd	A	В	EAII	L
Fetch	Z	MD	PC			PC	4		ALU
SLTU					EXT1	Rs	Rt	Z	ALU

指令通路:



23) sra


周期数:4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

比人	指令 PC IR		MEN	Л	RegFile	ALU	J	EXT5	7
1日 マ	rC	IK	Address	MD	Rd	A	В	EAIJ	Z
Fetch	Z	MD	PC			PC	4		ALU
SRA					Z	EXT5	Rt	IR[10:6]	ALU



24) srl

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	♦ PC IR		MEN	Л	RegFile	ALU	J	EXT5	7
1日 マ	PC	IK	Address	MD	Rd	A	В	EAIJ	L
Fetch	Z	MD	PC			PC	4		ALU
SRA					Z	EXT5	Rt	IR[10:6]	ALU

指令通路:



25) subu 周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:

指令	PC	ID	MEN	Л	RegFile		ALU	7
1日 文	PC	IR	Address	MD	Rd	A	В	L
Fetch	Z	MD	PC			PC	4	ALU
SUBU					Z	Rs	Rt	ALU

指令通路:



26) sw


周期数: 4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 和 rt 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器,将 rt 寄存器内容写入;

输入来源:

指令	PC	IR	MEN	Л	RegFile		ALU	7
1日 文	PC	IK	Address	MD	Rd	A	В	L
Fetch	Z	MD	PC			PC	4	ALU
LW			Z	Rt		Rs	IR[15:0]	ALU



27) add

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	ı	ALU	7
1日 マ	PC	IK	Address	MD	Rd	A	В	L
Fetch	Z	MD	PC			PC	4	ALU
ADD					Z	Rs	Rt	ALU

指令通路:




28) sub 周期数: 4 操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容以及指令低 16 位送拓展器;
- c) 由 ALU 完成计算;
- d) 把计算结果写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	1	ALU	7
1日、子	PC	IK	Address	MD	Rd	A	В	L
Fetch	Z	MD	PC			PC	4	ALU
SUB					Z	Rs	Rt	ALU

指令通路:



29) slt


周期数: 4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	PC IR		MEN	M	RegFile	AI	LU	EXT1	7
1日 マ	PC	IK	Address	MD	Rd	A	В	EAII	Z
Fetch	Z	MD	PC			PC	4		ALU
SLT					EXT1	Rs	Rt	Z	ALU



30) srlv


周期数:4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由 ALU 完成计算;
- d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

指令	PC	IR	MEN	M	RegFile	ALU	J	EXT5	7
1日 文	PC	IK	Address	MD	Rd	A	В	EAIS	Z
Fetch	Z	MD	PC			PC	4		ALU
SLLV					Z	EXT5	Rt	Rs	ALU



31) srav

周期数: 4

操作流程:

a) 根据 PC 取指令, 并把 PC 加 4;

b) 读出 rs,rt 寄存器的内容;


c) 由 ALU 完成计算;

d) 把计算结果拓展后写入寄存器堆中的寄存器。

输入来源:

比人	á令		MEN	Л	RegFile	ALU	J	EXT5	7
1日 マ	rc	IK	Address	MD	Rd	A	В	EAIS	L
Fetch	Z	MD	PC			PC	4		ALU
SRAV					Z	EXT5	Rt	Rs	ALU

指令通路:



32) clz

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的内容;
- c) 由 CLZ 完成计算;
- d) 把计算结果写入 rd 寄存器。

输入来源:

比人	i令 PC IR		MEN	Л	RegFile	AI	LU	CI 7	7
1日 マ	PC	IK	Address	MD	Rd	A	В	CLZ	L
Fetch	Z	MD	PC			PC	4		ALU
CLZ					Z			Rs	CLZ

指令通路:



33) divu


周期数:4

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由运算单元完成计算;
- d) 把计算结果写入 HILO 寄存器。

输入来源:

	.,,,										
指令	PC	IR	MEN	Л	RegFile	ΑI	U	DI	VU	7	HILO
1日 マ	PC	IK	Address	MD	Rd	Α	В	A	В	L	пісо
Fetch	Z	MD	PC			PC	4			ALU	
DIVU								rs	rt	DIVU	Z



34) eret

周期数:3


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) CPO 进行协处理;
- c) 中断地址写回 pc。

输入来源:

指令	PC	ID	MEN	M	RegFile	AL	U	CP()	7
1日 文	PC	IR	Address	MD	Rd	A	В	ERET		Z
Fetch	Z	MD	PC			PC	4			ALU
DIVU	Z							1		CP0

指令通路:



35) jalr

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读取 rs 寄存器并锁存。
- C)PC 加 8 存入 Z
- d)rs 写入 PC,z 写入 rd 寄存器

输入来源:

指令	PC	IR	MEN	Л	RegFile	AL	U	7
1日.4	rc	IK	Address	MD	Rd	A	В	L
Fetch	Z	MD	PC			PC	4	ALU
JAL	Rs				Z	PC	8	ALU

指令通路:



36) lb

周期数:5


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器, 从中读出一个 8 位的数据;
- e) 把该数据符号拓展后写入寄存器堆中的 rt 寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile		ALU	7	EXT16
1日 文	PC	IK	Address	MD	Rt	A	В	L	EATIO
Fetch	Z	MD	PC			PC	4	ALU	
LB			Z		EXT16	Rs	IR[15:0]	ALU	MD

指令通路:



37) lbu

周期数:5


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器, 从中读出一个 8 位的数据;
- e) 把该数据 0 拓展后写入寄存器堆中的 rt 寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile		ALU	7	EXT16
1日、子	rc	IK	Address	MD	Rt	Α	В	L	EATIO
Fetch	Z	MD	PC			PC	4	ALU	
LBU			Z		EXT16	Rs	IR[15:0]	ALU	MD

指令通路:



38) lhu


周期数:5

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器,从中读出一个 16 位的数据;
- e) 把该数据 0 拓展后写入寄存器堆中的 rt 寄存器。

输入来源:

1113	/ +/1+0/-								
指令	PC	IR	MEM		RegFile	ALU		7	EXT16
1日.스	PC	IIX	Address	MD	Rt	Α	В	L	EATIO
Fetch	Z	MD	PC			PC	4	ALU	
LHU			Z		EXT16	Rs	IR[15:0]	ALU	MD



39) sb

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs,rt 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 将 rt 低 8 位写入存储器;

输入来源:

比人	指令 PC		MI	EM	RegFile		ALU	7
1日.스	rc	IR	Address	MD	Rt	Α	В	L
Fetch	Z	MD	PC			PC	4	ALU
SB			Z	Rt[7:0]		Rs	IR[15:0]	ALU

指令通路:



40) sh 周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs,rt 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 将 rt 低 16 位写入存储器;

输入来源:

指令	PC	IR	MI	EM	RegFile		ALU	7
1日、子	PC	IK	Address	MD	Rt	Α	В	L
Fetch	Z	MD	PC			PC	4	ALU
SB			Z	Rt[7:0]		Rs	IR[15:0]	ALU

指令通路:



41) lh


周期数:5

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 对指令译码并读出 rs 寄存器的内容;
- c) rs 寄存器的内容与指令中的偏移量 offset 相加, 计算得到存储器地址;
- d) 使用计算好的地址访问存储器, 从中读出一个 16 位的数据;
- e) 把该数据符号拓展后写入寄存器堆中的 rt 寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	ALU		7	EXT16
1日令	PC	IK	Address	MD	Rt	Α	В	L	EA110
Fetch	Z	MD	PC			PC	4	ALU	
LH			Z		EXT16	Rs	IR[15:0]	ALU	MD



42) mfc0

周期数:2


操作流程:

a) 根据 PC 取指令, 并把 PC 加 4;

b) rt<-CP0[rd] .

输入来源:

指令	PC	IR	MEN	Л	RegFile	AL	U	CP()	7
1日 マ	rc	IK	Address	MD	Rt	A	В	addr		Z
Fetch	Z	MD	PC			PC	4			ALU
MFC0					Z			rd		CP0



43) mfhi 周期数: 2


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) rs<-HI.

输入来源:

指令	PC	IR	MEN	Л	RegFile	AL	U	7	HI
1日 文	PC	IK	Address	MD	Rs	A	В	L	ПІ
Fetch	Z	MD	PC			PC	4	ALU	
MFHI					HI				

指令通路:



44) mflo


周期数:2

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) rs<-HI。

输入来源:

指令	PC	IR	MEN	Л	RegFile	AL	U	7	LO
1日.4	PC	IK	Address	MD	Rs	A	В	L	LO
Fetch	Z	MD	PC			PC	4	ALU	
MFLO					LO				



45) mtc0

周期数:3


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读取 rd, rt;
- c) rt->CP0[rd]。

输入来源:

指令	PC	ID	MEM		RegFile	AL	U	CP0		7
1日で	PC	IR	Address	MD	Rt	A	В	addr	data	L
Fetch	Z	MD	PC			PC	4			ALU
MFC0								rd	rt	

指令通路:




46) mthi 周期数: 2 操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读取 rs 赋给 HI;

输入来源:

指令	PC	IR	MEM		RegFile	ALU		7	HI
			Address	MD	Rs	A	В	L	Ш
Fetch	Z	MD	PC			PC	4	ALU	
MTHI									Rs

指令通路:



47) mtlo


周期数:2

操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读取 rs 赋给 HI;

输入来源:

指令	PC	IR	MEM		RegFile	ALU		7	LO
			Address	MD	Rs	A	В	L	LO
Fetch	Z	MD	PC			PC	4	ALU	
MTLO									Rs



48) mul

周期数:4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由运算单元完成计算;
- d) 把计算结果写入 HILO 寄存器。

输入来源:

指令	PC	IR	MEN	Л	RegFile	ΑL	U	M	UL	7	HILO
			Address	MD	Rd	A	В	A	В	Z	HILO
Fetch	Z	MD	PC			PC	4			ALU	
MUL								rs	rt	MUL	Z

指令通路:



49) multu

周期数:4

操作流程:


a) 根据 PC 取指令, 并把 PC 加 4;

- b) 读出 rs,rt 寄存器的内容;
- c) 由运算单元完成计算;
- d) 把计算结果写入 HILO 寄存器。

输入来源:

指令	PC	IR	MEM RegFile ALU MULU	ILU	7	HILO					
		IK	Address	MD	Rd	A	В	A	В	L	HILO
Fetch	Z	MD	PC			PC	4			ALU	
MULU								rs	rt	MULU	Z

指令通路:



50) syscall

周期数:3


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) CPO 进行协处理;
- c) 异常入口地址赋给 pc

输入来源:

指令	PC	IR	MEN	Л	RegFile	AL	U	(CP0	Z
		I IK	Address	MD	Rt	A	В	Pc	exception	
Fetch	Z	MD	PC			PC	4			ALU
syscall	0x4							pc	syscall	

指令通路:



51) teq

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) rs, rt 取值;
- c) 比较 rs,rt(送 ALU 作差)
- d) 若相等转 cp0 处理, 异常入口地址赋给 pc

输入来源:

	指令	PC	IR	MEM		RegFile	ALU		CP0		7
				Address	MD	Rt	A	В	Pc	exception	
	Fetch	Z	MD	PC			PC	4			ALU
	Teq	0x4					Rs	Rt	pc	syscall	ALU

指令通路:



52) bgez

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs 寄存器的数据并锁存
- C)同时 ALU 计算转移地址并锁存;
- d) 由 ALU 比较 rs 和 0, 并决定是否把转移地址写入 PC。

输入来源:

指令	PC	IR	MEM		RegFile		ALU	EXT18	7
		IK	Address	MD	Rd	Α	В	EATIO	L
Fetch	Z	MD	PC			PC	4		ALU
BNE	Z					PC EXT18		IR[15:0] 00	ALU

指令通路:



53) Break 周期数: 3


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) CPO 进行协处理;
- c) 异常入口地址赋给 pc

输入来源:

指令	PC	IR	MEM		RegFile	ΑL	U	CP0		7
		IK	Address	MD	Rt	A	В	Pc	exception	
Fetch	Z	MD	PC			PC	4			ALU
break	0x4							pc	break	

指令通路:



54) Div

周期数: 4


操作流程:

- a) 根据 PC 取指令, 并把 PC 加 4;
- b) 读出 rs,rt 寄存器的内容;
- c) 由运算单元完成计算;
- d) 把计算结果写入 HILO 寄存器。


输入来源:

指令	PC	IR	MEM		RegFile	ALU		DIV		7	HILO
			Address	MD	Rd	A	В	A	В		HILO
Fetch	Z	MD	PC			PC	4			ALU	
DIV								rs	rt	DIV	Z

指令通路:



电路总图:



三、模块建模

本实验主要按照 cpu 的构建分成了一下几个模块:控制器,alu,存储器,以及一些存储暂存器(如 RegZ),以及一些运算部件,例如 clz、multu 等等,此外为了对于异常进行处理,还设置了 cp0,具体的模块连接逻辑可以在上面这张图上看出。

下面分别列出所有的模块以及相应的代码。

顶层模块

module sccomp_dataflow(input clk_in,

```
input reset,
    output [31:0]inst,
    output [31:0]pc
    );
    reg [31:0] tmp data pc[2:0];
    reg [31:0] tmp data inst[2:0];
    wire [31:0] addr;
    wire [10:0] addr1;
    wire [31:0]rdata;
    wire [31:0]inst_tmp,pc_tmp;
    wire wena;
    wire rena;
    wire [31:0]wdata;
    assign addr1 = addr[10:0];
    assign pc=tmp data pc[0];
    assign inst=inst tmp;
    always @(pc tmp) begin
              tmp_data_pc[0]=pc_tmp;
    end
    cpu54 sccpu(clk in,reset,inst tmp,rdata,pc tmp,addr,wdata,wena,rena);
dmemory(.clk(clk_in),.wena(wena),.rena(rena),.addr(addr1),.data_in(wdata),.data_out(rdata));
    imem imemory(pc tmp,inst tmp);
endmodule
```

cpu 模块

```
wire [1:0]m2;//01--ext5,1--rs,2--pc,3--xx
wire m3;//0--ir[10:6],1--rs
wire [1:0]m4;//0--rt,1--ext18,2--ext16,3--4
wire [2:0]m5;//0--Z,1--dmem,2--hi,3--lo,4--cp0
wire [1:0]m6;//0--rd,1--rt,2--31
wire m7;//0--alu,1--clz
wire [2:0]m8;//0--Z,1--cp0,2--div,3--divu,4--mul,5--multu,6--rs
wire [2:0]m9;//0--Z,1--cp0,2--div,3--divu,4--mul,5--multu,6--rs
wire [1:0]m10;//0--lw,1--lh,2--lb
wire [1:0]m11;//0--sw,1--sh,2--sb
wire [31:0] res m1;
wire [31:0] res m2;
wire [4:0] res_m3;
wire [31:0] res m4;
wire [31:0] res_m5;
wire [4:0] res m6;
wire [31:0] res m7;
wire [31:0] res_m8;
wire [31:0] res m9;
wire [31:0] res_m10;
wire [31:0] res m11;
wire div start;
wire zin;
wire zout;
wire ir in;
wire decoder ena;
wire hi_ena;
wire lo_ena;
wire pc_ena;
wire cp0 ena;
wire pc ena2;
wire [3:0]aluc;
wire rf_w;
wire rf clk;
wire sext;
wire zero;
wire carry;
wire negative;
wire overflow;
wire [53:0]decoded instr;
```

```
wire [31:0] res alu;
wire [31:0] res pc;
wire [31:0] res_pc2;
wire [31:0] rs;
wire [31:0] rt;
wire [31:0] rd;
wire [31:0] res z;
wire [31:0] res hi;
wire [31:0] res lo;
wire [31:0] res ext5;
wire [31:0] res_ext16;
wire [31:0] res ext18;
wire [31:0] IR;
wire [31:0] res ii;
wire busy;//???busy??
wire [31:0] res_q;//?
wire [31:0] res r;//??
wire [31:0] res_qu;//?
wire [31:0] res ru;//??
wire [63:0] res mul;
wire [63:0] res_multu;
// wire [31:0] zaddr;
 wire [31:0] res z;
wire [31:0] res clz;
wire [31:0] res_ext16_dm;
wire [31:0] res ext8 dm;
wire [31:0] res_ext16_rt;
wire [31:0] res ext8 rt;
wire [4:0] rd addr;
wire[4:0] rt addr;
assign waddr = res z;
assign pc = res pc2;
assign rd_addr=IR[15:11];
assign rt addr=IR[20:16];
wire [31:0] cp0 rdata,exc addr,cp0 status;
wire [4:0] cp0 cause;
wire [31:0] empty=32'bz;
assign rsPos=!rs[31];
control unit cu(.clk(clk),.rst(rst),.z(zero),.rsPos(rsPos),.instr(decoded instr),
.mux1(m1),.mux2(m2),.mux3(m3),.mux4(m4),.mux5(m5),.mux6(m6),.mux7(m7),.mux8(m8),
```

//

```
.mux9(m9),.mux10(m10),.mux11(m11),
     .div start(div start),.zin(zin),.zout(zout),.ir in(ir in),.aluc(aluc),.rf w(rf w),.dm we(dm we)
     .dm re(dm re),.hi ena(hi ena),.lo ena(lo ena),.decoder ena(decoder ena),.sext(sext),.cause
(cp0 cause),.pc ena(pc ena),.pc ena2(pc ena2),.cp0 ena(cp0 ena));
     IR irreg(.instr(instr),.ir in(ir in),.ir(IR));
     instr decoder id(.instr code(IR),.decoder ena(decoder ena),.i(decoded instr));
     pc1 mypc(.rst(rst),.we(pc ena),.data in(res m1),.data out(res pc));
    pc1 realpc(.rst(rst),.we(pc_ena2),.data_in(res_pc),.data_out(res_pc2));
    II cpu ii(res pc[31:28],IR[25:0],res ii);
     alu myalu(res m2,res m4,aluc,res alu,zero,carry,negative,overflow);
     RF
cpu ref(.rst(rst),.we(rf w),.raddr1(IR[25:21]),.raddr2(IR[20:16]),.waddr(res m6),.wdata(res m5),.
rdata1(rs),.rdata2(rt));
my cp0(.clk(clk),.rst(rst),.ena(cp0 ena),.mfc0(decoded instr[44]),.mtc0(decoded instr[45]),.pc(re
s pc),.cp0 addr(rd addr),
     .wdata(rt),.exception(decoded instr[53])||decoded instr[52]||decoded instr[51]),.eret(decoded
instr[50]),.cause(cp0 cause),.rdata(cp0 rdata),.status(cp0 status),.exc addr(exc addr));
     RegZ regZ(.rst(rst),.zin(zin),.zout(zout),.wdata(res m7),.rdata(res z));
    HILO hi(.wena(hi ena),.rst(rst),.wdata(res m8),.rdata(res hi));
     HILO lo(.wena(lo ena),.rst(rst),.wdata(res m9),.rdata(res lo));
     DIVU
divu(.dividend(rs),.divisor(rt),.start(div start),.clock(clk),.reset(rst),.q(res qu),.r(res ru),.busy(bus
y));
    DIV
                                                                                                div
(.dividend(rs),.divisor(rt),.start(div start),.clock(clk),.reset(rst),.q(res q),.r(res r),.busy(busy));
     MULT mult (.clk(clk),.reset(rst),.a(rs),.b(rt), .z(res mul));
     MULTU multu(.clk(clk),.reset(rst),.a(rs),.b(rt), .z(res multu));
    clz CLZ(.num(rs),.result(res clz));
     mux4 #(32) selector1(.a(res ii),.b(exc addr),.c(res z),.d(rs),.choose(m1),.res(res m1));
     mux4 #(32) selector2(.a(res ext5),.b(rs),.c(res pc),.d(empty),.choose(m2),.res(res m2));
```

```
mux #(5) selector3(.a(IR[10:6]),.b(rs[4:0]),.choose(m3),.res(res m3));
    mux4 #(32) selector4(.a(rt),.b(res ext18),.c(res ext16),.d(32'd4),.choose(m4),.res(res m4));
    mux8
                                                                                            \#(32)
selector5(.a(res z),.b(res m10),.c(res hi),.d(res lo),.e(cp0 rdata),.f(res mul[31:0]),.g(empty),.h(e
mpty),.choose(m5),.res(res m5));//0--Z,1--dmem,2--hi,3--lo,4--cp0
//0--rd,1--rt,2--31
     mux4 #(5) selector6(.a(rd addr),.b(rt addr),.c(5'd31),.d(5'bz),.choose(m6),.res(res m6));
//0--alu,1--clz
    mux #(32) selector7(.a(res alu),.b(res clz),.choose(m7),.res(res m7));
                                                    hi //Oa , Ä!!!!!!!!!!!
//0--Z,1--cp0,2--div,3--divu,4--mul,5--multu,6--rs
    mux8
                                                                                            #(32)
selector8(.a(res z),.b(cp0 rdata),.c(res r),.d(res ru),.e(empty),.f(res multu[63:32]),.g(rs),.h(empt
y),.choose(m8),.res(res m8));
    mux8
                                                                                            #(32)
selector9(.a(res z),.b(cp0 rdata),.c(res q),.d(res qu),.e(empty),.f(res multu[31:0]),.g(rs),.h(empty)
,.choose(m9),.res(res m9));
      wire [1:0]m10;//0--lw,1--lh,2--lb
    wire [1:0]m11;//0--sw,1--sh,2--sb*/
    mux4
                                                                                            #(32)
selector10(.a(rdata),.b(res ext16 dm),.c(res ext8 dm),.d(32'bz),.choose(m10),.res(res m10));
    mux4
                                                                                            #(32)
selector11(.a(rt),.b(res ext16 rt),.c(res ext8 rt),.d(32'bz),.choose(m11),.res(wdata));
    EXT #(5)
                 ext5 (.numb(res m3),.isSign(sext),.res(res ext5));
    EXT #(16) ext16(.numb(IR[15:0]),.isSign(sext),.res(res ext16));
    EXT #(18) ext18(.numb({IR[15:0],2'b00}),.isSign(sext),.res(res ext18));
    EXT #(16)
                 ext16 dm(.numb(rdata[15:0]),.isSign(sext),.res(res ext16 dm));
    EXT #(8)
                 ext8 dm(.numb(rdata[7:0]),.isSign(sext),.res(res ext8 dm));
    EXT #(16) ext16 rt(.numb(rt[15:0]),.isSign(sext),.res(res ext16 rt));
    EXT #(8)
                 ext8 rt(.numb(rt[7:0]),.isSign(sext),.res(res ext8 rt));
endmodule
译码器模块
module instr decoder(
    input [31:0]instr code,
    input decoder ena,
    output reg [53:0] i
    );
    wire [11:0] tmp;
```

```
always @ (*)
begin
 if (decoder ena)begin
  casez(tmp)
    12'b000000100000
             :i
12'b000000100001
             :i
12'b000000100010
12'b000000100011
12'b000000100100
             :i
12'b000000100101
12'b000000100110
             :i
12'b000000100111
12'b000000101010
12'b000000101011
12'b0000000000000
             :i
12'b000000000010
12'b000000000011
             :i
12'b000000000100
12'b000000000110
             :i
12'b000000000111
             :i
12'b00000001000
12'b001000??????
12'b001001??????
```

assign tmp = {instr code[31:26],instr code[5:0]};

12'b001100??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//andi 19	
12'b001101??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//ori 20	
12'b001110??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//xori 21	
12'b100011??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//lw 22	
12'b101011??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//sw 23	
12'b000100??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//beq 24	
12'b000101??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//bne 25	
12'b001010??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//slti 26	
12'b001011??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//sltiu 27	
12'b001111??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//lui 28	
12'b000010??????	:i	=
54'b000000000000000000000000000000000000	0000000000000;//j 29	
12'b000011??????	;i	=
54'b000000000000000000000000000000000000	0000000000000;//jal 30	
12'b011100100000	:i	=
54'b000000000000000000000000000000000000	0000000000000;//clz 31	
12'b00000011011	:i	=
54'b000000000000000000000000000000000000	00000000000000;//divu 32	
12'b00000011010	;i	=
54'b0000000000000000000010000000000000000	0000000000000;//div 33	
12'b011100000010	:i	=
54'b0000000000000000001000000000000000000	0000000000000;//mul 34	
12'b00000011001	:i	=
54'b0000000000000000010000000000000000000	0000000000000;//mulu 35	
12'b00000001001	:i	=
54'b0000000000000000100000000000000000000	0000000000000;//jalr 36	
12'b000001??????	;i	=
54'b0000000000000000100000000000000000000	00000000000000;//bgez 37	
12'b100001??????	;i	=
54'b0000000000000010000000000000000000000	0000000000000;//lh 38	
12'b100000??????	;i	=
54'b0000000000000010000000000000000000000		
12'b100100??????	:i	=
54'b0000000000010000000000000000000000000		

```
12'b100101??????
               :i
12'b101000??????
12'b101001??????
               :i
12'b0100000000000
12'b010000000000
12'b000000010000
12'b000000010001
12'b000000010010
               :i
12'b000000010011
12'b010000011000
               :i
12'b000000001100
               :i
12'b000000110100
12'b000000001101
default: begin
     if (instr code[31:21]==11'b01000000000)begin
end
     else if(instr_code[31:21]==11'b01000000100)begin
end
     else begin
      i = 54'bx;
     end
    end
```

end

endcase

控制器模块

```
module control unit(
    input clk,
    input rst,
    input z,
    input rsPos,//rs 是否非-
    input [53:0]instr,//译码之后的指令
    output reg [1:0]mux1,//0-- || ,1--cp0,2--Z,3--Rs
    output reg [1:0]mux2,//01--ext5,1--rs,2--pc,3--xx
    output reg mux3,//0--ir[10:6],1--rs
    output reg [1:0]mux4,//0--rt,1--ext18,2--ext16,3--4
    output reg [2:0]mux5,//0--Z,1--dmem,2--hi,3--lo,4--cp0
    output reg [1:0]mux6,//0--rd,1--rt,2--31
    output reg mux7,//0--alu,1--clz
    output reg [2:0]mux8,//0--Z,1--cp0,2--div,3--divu,4--mul,5--multu,6--rs//hi
    output reg [2:0]mux9,//0--Z,1--cp0,2--div,3--divu,4--mul,5--multu,6--rs//lo
    output reg [1:0]mux10,//0--lw,1--lh,2--lb
    output reg [1:0]mux11,//0--sw,1--sh,2--sb
    output reg div start,
    output reg zin,
    output reg zout,
    output reg ir in,
    output reg [3:0]aluc,
    output reg rf w,
    output reg dm_we,
    output reg dm re,
    output reg hi ena,
    output reg lo ena,
    output reg decoder ena,
    output sext,
    output [4:0]cause,
    output reg pc_ena,
    output reg pc ena2,
    output reg cp0 ena
    );
    reg [2:0]state;
    parameter [4:0]C SYS = 5'b01000, C BREAK = 5'b01001, C TEQ = 5'b01101, C ERET =
5'b00000;
    assign cause=instr[51]? C_SYS: (instr[53]? C_BREAK: (instr[52]? C_TEQ: (instr[50]?
C ERET :5'bz)));
```

```
assign sext = instr[17] | instr[18] | instr[28] | instr[27] | instr[22] | instr[23] | instr[24] |
instr[25] | instr[26] | instr[38] | instr[39];
    parameter sif = 3'b000,sid = 3'b001,sexe = 3'b010,smem = 3'b011,swb = 3'b100;
    // assign decoder ena = (state==sif && !rst)?1:0;
     always@(posedge clk or posedge rst)begin
         if(rst)begin
              state = sif;
              rf_w=0;
              zin=0;
              zout=0;
              div start=0;
              ir in=1;
              dm_we=0;
              dm re=0;
              hi_ena=0;
              lo ena=0;
              pc ena=0;
              pc ena2=1;
              cp0 ena=0;
         end
         else if(state==sif)begin
              //pc 取址译码,pc+4
              pc ena=0;
              pc_ena2=1;
              rf w=0;
              zout=0;
              div_start=0;
              dm we=0;
              dm_re=0;//读指令
              hi ena=0;
              lo ena=0;
              aluc=4'b0010;
              mux2=2'd2;
              mux4=2'd3;
              zin=1;
              ir_in=1;
              mux7=0;//alu->z
              // mux5=3'bx;
              // zout=1;
              decoder_ena=1;
              cp0_ena=0;
              // if(instr[29]||instr[16])begin
              //
                     state=swb;
              // end
```

```
// else begin
    //
           state=sid;//状态转移
    // end
    state=sid;//状态转移
end
else if(state==sid)begin
    //pc+4 写回 pc,取寄存器地址
    decoder_ena=0;
    rf w=0;//锁存
    ir in=0;
    pc_ena2=0;
    pc_ena=1;
    // zout=1;
    //-----寄存器取址------
    if (instr[30])begin
         mux6=2'd2;
    end
    else if (instr[28:17] || instr[45:37] || instr[50])
         mux6=2'd1; // I rt[20:16]
    else
         mux6=2'd0;//R rd[15:11]
    //-----
    //----z->pc-----
    zout=1;
    zin=0;
    mux1=2'd2;
    //-----
    if(instr[15:0] || instr[28:17] || instr[43:31] || instr[52]||instr[30])begin//4+5
         state=sexe;
    end
    else begin//eret,syscall,break,clz,mf*,mt*//3
         cp0 ena=0;
         state=swb;//异常地址去写回 pc
    end
end
else if(state==sexe)begin
```

```
//执行指令
if (!instr[30]&&!instr[36])begin
    zin=1;
    zout=0;
end
pc ena=0;
//-----状态转移------
if(instr[22] || instr[23] || instr[43:38]||instr[25:24])begin//1*,s*+bne,beq
    state=smem;
end
else begin
    state=swb;
end
//-----
if(instr[9:0]||instr[25:24]||instr[52])begin//alu 运算指令+bne,beq
    mux2=2'd1;//rs
    mux4=2'd0;//rt
    // if(!instr[25:24])//bne,beq 不要写进暂存器, 只需要看 zero
    mux7=0;//alu-->z
end
else if(instr[15:10])begin//sll,sra,srl
    if (instr[15:13])begin
         mux3=1;
    end
    else
         mux3=0;//sa
    mux2=0;//ext5
    mux4=2'd0;//rt
    mux7=0;//alu-->z
end
else if(instr[28:26]||instr[23:17]||instr[43:38])begin//立即数计算指令+l*+s*,
    mux2=2'd1;//rs
    mux4=2'd2;//ext16
    mux7=0;//alu-->z
end
else if(instr[30]||instr[36])begin//jal,jalr
    // mux2=2'd2;//pc
    // mux4=2'd3;//4
    // mux7=0;//alu-->z
    zin=0;
    zout=1;
    rf_w=1;
    mux5=0;
```

```
end
                else if(instr[37])begin
                     zin=1;
                     zout=0;
                     mux7=0;//alu-->z
                     mux2=2'd2;//pc
                     mux4=2'd1;//ext18
                end
                else if(instr[33:32])begin//divu,div
                     div start=1;
                end
                else if(instr[31])begin
                     zin=1;
                     zout=0;
                     mux7=1;//clz-->z
                aluc[3] = instr[8] || instr[9] || instr[10] || instr[11] || instr[12] || instr[13] || instr[14] ||
instr[15] || instr[26] || instr[27] || instr[28];
                aluc[2] = instr[4] || instr[5] || instr[6] || instr[7] || instr[10] || instr[11] || instr[12] ||
instr[13] || instr[14] || instr[15] || instr[19] || instr[20] || instr[21];
                aluc[1] = instr[0] || instr[2] || instr[6] || instr[7] || instr[8] || instr[9] || instr[10] ||
instr[13] \parallel instr[17] \parallel instr[21] \parallel instr[24] \parallel instr[25] \parallel instr[26] \parallel instr[27] \parallel instr[52] \; ;
                aluc[0] = instr[2] || instr[3] || instr[5] || instr[7] || instr[8] || instr[11] || instr[14] ||
instr[20] || instr[24] || instr[25] || instr[26] || instr[52];
          end
          else if(state==smem)begin
                //访问存储器+bne,beq
                if(!instr[25:24])begin
                     zout=1;//z 存储的是访问存储器的地址
                     zin=0;
                end
                if(instr[42] || instr[43] || instr[23])begin//s*
                     state=sif;
                     dm_we=1;//可写
                end
                else if(!instr[25:24])begin//l*
                     state=swb;
                     mux5=1;
                     dm re=1;//可读
                //----X->dmem-----
                if(instr[23])begin//sw
                     mux11=0;
                end
```

```
else if(instr[43])begin//sh
         mux11=1;
    end
    else if(instr[42])begin//sb
         mux11=2;
    end
    else if(instr[22])begin//lw
         mux10=0;
    end
    else if(instr[38]||instr[41])begin//lh
         mux10=1;
    end
    else if(instr[39]||instr[40])begin//lb
         mux10=2;
    end
    //-----
    //-----
    if((instr[25] && !z) \parallel (instr[24] && z))begin
         aluc=4'b0010;
         mux2=2'd2;//pc
         mux4=2'd1;//ext18
         zin=1;
         zout=0;
         mux7=0;//alu-->z
         state=swb;
    end
    else if(instr[25:24])begin
         state=sif;
    end
else if(state==swb)begin
    //结果写回 regfiles
    state=sif;
    zout=1;
    zin=0;
    pc_ena2=0;
    // decoder ena=1;
    // ir_in=1;
    // pc_ena2=1;
    //----X->pc-----
    if (instr[29] || instr[30])begin//j 或 jal 指令
         //|| ->pc
```

end

```
mux1=2'd0;
    pc ena=1;
end
else if(instr[16]||instr[36])begin//jr 指令
    mux1=2'd3;//rs->pc
    pc ena=1;
end
else if(instr[53:50])begin//eret 等异常处理指令
    cp0 ena=1;
    mux1=2'd1;//cp0->pc
    pc ena=1;
end
else if(instr[25:24]||(instr[37] && rsPos))begin//beq,bne,begz
    mux1=2'd2;//Z->pc
    pc_ena=1;
end
//----
//----X->rf-----//0--Z,1--dmem,2--hi,3--lo,4--cp0
if(instr[15:0]||instr[28:26]||instr[21:17]||instr[31])begin//计算指令+jal+jalr+clz
    //z->rd
    rf w=1;
    mux5=0;//z->rd
end
else if(instr[41:38]||instr[22])begin//1*
    //dmem->rd
    rf_w=1;
    mux5=1;//dmem->rd
    if(instr[22])begin
         mux10=0;
    end
    else if(instr[41]||instr[38])begin//lh,lhu
         mux10=1;
    end
    else if(instr[40:39])begin//lb,lbu
         mux10=2;
    end
end
else if(instr[46])begin//mfhi
    rf w=1;
    mux5=2;//hi->rd
end
else if(instr[48])begin//mflo
    rf w=1;
```

```
else if(instr[44])begin//mfc0
                                                                                     rf w=1;
                                                                                      mux5=4;//cp0->rf
                                                                 end
                                                                 else if(instr[34])begin
                                                                                     rf_w=1;
                                                                                      mux5=5;
                                                                 end
                                                                 //-----
//-----X-> hilo------//0-Z, 1--cp0, 2--div, 3--divu, 4--mul, 5--multu, 6--rs-> hi, 6--rs-> louring and the contraction of the
                                                                 if(instr[32])begin//divu
                                                                                     mux8=3;
                                                                                     mux9=3;
                                                                                     hi_ena=1;
                                                                                      lo ena=1;
                                                                 end
                                                                 else if(instr[33])begin//div
                                                                                     mux8=2;
                                                                                      mux9=2;
                                                                                     hi ena=1;
                                                                                      lo_ena=1;
                                                                 end
                                                                // else if(instr[34])begin//mul
                                                                //
                                                                                                  mux8=4;
                                                                //
                                                                                                  mux9=4;
                                                                //
                                                                                                  hi ena=1;
                                                                //
                                                                                                  lo ena=1;
                                                                // end
                                                                 else if(instr[35])begin//multu
                                                                                     mux8=5;
                                                                                      mux9=5;
                                                                                     hi_ena=1;
                                                                                      lo ena=1;
                                                                 end
                                                                 else if(instr[47])begin//mthi
                                                                                      mux8=6;
                                                                                      hi_ena=1;
                                                                 end
```

mux5=3;//lo->rd

end

endmodule

Regfiles 模块

```
module RF(
   input clk,
   input rst,
   input we,
   input [4:0] raddr1,
   input [4:0] raddr2,
   input [4:0] waddr,
   input [31:0] wdata,
   output reg [31:0] rdata1,
    output reg [31:0] rdata2
   output[31:0] rdata1,
   output[31:0] rdata2
    );
    reg [31:0] array_reg[31:0];
     integer i;
     assign rdata1=(raddr1==0)?0:array_reg[raddr1];
     assign rdata2=(raddr2==0)?0:array reg[raddr2];
     always @(posedge clk or posedge rst) begin
          if (rst)
          begin
               for(i=0;i<32;i=i+1)
                    array reg[i] \le 0;
          end
          else
```

```
begin
             if(we && waddr!=0)begin
                  array_reg[waddr]=wdata;
             end
         end
    end
endmodule
多路选择器模块
module mux # (parameter WIDTH=32)(
    input [WIDTH-1:0]a,
    input [WIDTH-1:0]b,
    input choose,
    output reg [WIDTH-1:0]res
    );
    always@(*)
    begin
         case(choose)
             1'b0: res=a;
             1'b1: res=b;
         endcase
    end
endmodule
module mux4 # (parameter WIDTH=32)(
    input [WIDTH-1:0]a,
    input [WIDTH-1:0]b,
    input [WIDTH-1:0]c,
    input [WIDTH-1:0]d,
    input [1:0]choose,
    output reg [WIDTH-1:0]res
    );
    always@(*)
    begin
         case(choose)
             2'd0: res=a;
             2'd1: res=b;
             2'd2: res=c;
             2'd3: res=d;
```

```
endcase
    end
endmodule
module mux8 # (parameter WIDTH=32)(
    input [WIDTH-1:0]a,
    input [WIDTH-1:0]b,
    input [WIDTH-1:0]c,
    input [WIDTH-1:0]d,
    input [WIDTH-1:0]e,
    input [WIDTH-1:0]f,
    input [WIDTH-1:0]g,
    input [WIDTH-1:0]h,
    input [2:0]choose,
    output reg [WIDTH-1:0]res
    );
    always@(*)
    begin
         case(choose)
              3'd0: res=a;
              3'd1: res=b;
              3'd2: res=c;
              3'd3: res=d;
              3'd4: res=e;
              3'd5: res=f;
              3'd6: res=g;
              3'd7: res=h;
         endcase
    end
endmodule
级联模块
module II(
    inout [3:0] a,
    input [25:0]b,
    output [31:0]c
    assign c=\{a,b \le 2\};
endmodule
```

Pc 模块

```
module pc1(
    input clk,
    input rst,
    input [31:0]data_in,
    output reg [31:0] data_out

);
    always @ (posedge clk or posedge rst) begin
        if(rst)
            data_out <= 32'h00400000;
    else
            data_in;
    end
endmodule
```

dmem 模块

```
module dmem(
   input clk,//存储器时钟信号,上升沿时向 ram 内部写入数据
   input wena,//存储器读写有效信号,高电平为写有效,低电平为读有效
   input rena,//存储器读写有效信号,高电平为写有效,低电平为读有效
   input [10:0] addr, // 输入地址,指定数据读写的地址
   input [31:0] data in,
   output [31:0] data out // 存储器读出的数据, ram 工作时持续输出相应地址的数据
   );
    reg [31:0] data[2047:0];
   assign data out=data[addr];
   always @(negedge clk) begin
      if(wena)
      begin
          data[addr]<=data in;
      end
//
       else if(rena)
//
       begin
//
       end
   end
endmodule
```

imem 模块

module imem(

```
input [31:0]addr,
   output [31:0]meminst
);
    integer i;
    wire[31:0] myaddr=(addr-32'h00400000);
    dist mem gen 0 uut(.a(myaddr[12:2]),.spo(meminst));
//
     reg [31:0] reg_inst[1023:0];
//
     initial begin
////
          $readmemh("D:/A-STUDY/PLOG/EXP/CPU31/cpu 31/MARS TO txt/lwswtest.txt",
reg_inst);
              $readmemh("D:/A-STUDY/PLOG/EXP/CPU31/cpu_31/MARS_TO_txt/_4_jr.txt",
//
reg inst);
//
      end
//
      assign meminst= reg inst[(addr-32'h00400000)/4];
```

Endmodule

CLZ 模块

```
module clz(
    input [31:0] num,
    output reg [31:0] result=0
);
    integer i=31;
    always @(*) begin
        result=0;
        for(i=31;!num[i]&&i>=0;i=i-1)begin
            result=result+1;
        end
end
```

endmodule

CP0 模块

```
module cp0(
input clk,
input rst,
input ena,
input mfc0, //读
input mtc0, //写
```

```
input [31:0]pc,
input [4:0] cp0 addr,// cp0 中的寄存器地址 读写需要 rd
input [31:0] wdata,
input exception,//异常发生信号
input eret,
input [4:0] cause,
output [31:0] rdata,
output [31:0] status,
output reg [31:0]exc addr //异常发生地址
);
reg [31:0]cp0 reg[31:0];//CP0 寄存器
parameter [4:0]STATUS=12, CAUSE=13, EPC=14;
parameter Syscall=5'b01000,Break=5'b01001,Teq=5'b01101;
                                             //状态
assign status = cp0 \text{ reg[STATUS]};
assign rdata = mfc0 ? cp0 reg[cp0 addr] : 32'bz;
                                               //读
always@(posedge ena or posedge rst)begin
// always@(*)begin
    if(rst)begin
         cp0_reg[STATUS]<=32'h1f;
         cp0 reg[CAUSE]<=32'd0;
         cp0 reg[EPC] \le 32'd0;
         exc addr<=32'd0;
    end
    else if (ena)begin
         if(eret)begin//eret 退出中断, status 右移 5位恢复,
             cp0 reg[STATUS]=cp0 reg[STATUS]>>5;
             // cp0 reg[STATUS]={5'b00000,cp0 reg[STATUS][31:5]};
             exc_addr<=cp0_reg[EPC];
         end
         else if(mtc0)begin//写
             cp0 \text{ reg}[cp0 \text{ addr}] = wdata[31:0];
         else if(exception && cp0 reg[STATUS][0])begin//异常信号且没有被屏蔽
             case(cause)
             Syscall:begin
                 if(cp0 reg[STATUS][1]==1'b1)begin
                 exc addr<=32'h00400004;//异常处理程序开始地址
                 // exc addr<=32'h4;//异常处理程序开始地址
                 cp0 reg[STATUS]=cp0 reg[STATUS]<<5;
                 cp0 reg[EPC]<=pc;
                 cp0 reg[CAUSE][6:2]<=Syscall;
                 end
                 else
```

```
exc addr<=pc+4;
                     end
                Break:begin
                     if(cp0 reg[STATUS][2]==1'b1)begin
                     exc addr<=32'h00400004;//异常处理程序开始地址
                     // exc addr<=32'h4;//异常处理程序开始地址
                     cp0_reg[STATUS]=cp0_reg[STATUS]<<5;</pre>
                     cp0_reg[EPC]<=pc;
                     cp0_reg[CAUSE][6:2]<=Break;
                     end
                     else
                     exc_addr<=pc+4;
                     end
                Teq:begin
                     if(cp0 reg[STATUS][3]==1'b1)begin
                     exc addr<=32'h00400004;//异常处理程序开始地址
                     // exc addr<=32'h4;//异常处理程序开始地址
                     cp0_reg[STATUS]=cp0_reg[STATUS]<<5;</pre>
                     cp0 reg[EPC]<=pc;
                     cp0_reg[CAUSE][6:2]<=Teq;
                     end
                     else
                     exc addr<=pc+4;
                     end
                default:begin
                     // exc_addr<=pc+4;
                end
                endcase
            end
            // else
            //
                    exc addr<=0;
        end
    end
endmodule
Div 模块
module DIV(
```

input [31:0] dividend, input [31:0] divisor,

```
input start,
     input clock,
     input reset,
    output reg [31:0]q,
    output reg [31:0]r,
    output reg busy
);
    reg [63:0] temp;
     reg [31:0] temp_b;
     integer cnt=0;
        always @ (posedge clock or posedge reset)begin
             if (reset == 1) begin
                                                          //????
              cnt=0;
              busy \leq 0;
             end
             else begin
             if(start)
                   busy=1;
              if(busy)begin
                   temp=0;
                   if(divisor[31]==1)
                        temp_b=~(divisor-1);
                   else
                        temp b=divisor;
                   if(dividend[31]==1)
                        temp[31:0] = \sim (dividend-1);
                   else
                        temp[31:0]=dividend;
                      for(cnt=0;cnt<32;cnt=cnt+1)begin
                             temp=temp<<1;
                             if(temp[63:32]>=temp b)begin
                                  temp[63:32]=temp[63:32]-temp_b;
                                  temp=temp+1;
                             end
                      end
                      if((dividend[31]==0&&divisor[31]==1))
                      begin
                        q = \text{-temp}[31:0]+1;
                        r=temp[63:32];
```

```
end
                      else if((dividend[31]==1&&divisor[31]==0))
                      begin
                             q = \sim temp[31:0]+1;
                             r = \sim temp[63:32]+1;
                      end
                      else if((dividend[31]==1&&divisor[31]==1))
                      begin
                             q=temp[31:0];
                             r = \sim temp[63:32]+1;
                      end
                      else
                      begin
                             q=temp[31:0];
                             r=temp[63:32];
                      end
                  end
             end
        end
endmodule
Divu 模块
module DIVU(
     input [31:0] dividend,
     input [31:0] divisor,
     input start,
     input clock,
     input reset,
    output reg [31:0]q,
    output reg [31:0]r,
    output reg busy
);
    reg [63:0] temp;
     integer cnt=0;
        always @ (posedge clock or posedge reset)begin
                                                          //ÖŘÖĂ
             if (reset == 1) begin
              cnt=0;
              busy <= 0;
              temp=0;
```

temp[31:0]=dividend;

```
end
            else begin
            if(start)
                  busy=1;
             if(busy)begin
                  temp=0;
                       temp[31:0]=dividend;
                     for(cnt=0;cnt<32;cnt=cnt+1)begin
                           temp=temp<<1;
                           if(temp[63:32]>=divisor)begin
                                temp[63:32]=temp[63:32]-divisor;
                                temp=temp+1;
                           end
                     end
                    q=temp[31:0];
                     r=temp[63:32];
                 end
            end
        end
endmodule
```

Mul 模块

```
module MULT(
input clk, //乘法器时钟信号
input reset, //复位信号,高电平有效
input [31:0] a, //输入数 a(被乘数)
input [31:0] b, //输入数 b (乘数)
output reg [63:0] z //乘积输出 z
);
reg [63:0] temp;
reg [63:0] temp_a;
reg [31:0] tempax;
reg [31:0] temp_b;
integer cnt=0;
always@(posedge clk or posedge reset)
begin
if(reset)
```

```
begin
   temp<=0;
   cnt<=0;
end
else
begin
   temp \le 0;
   if(a[31]==0\&\&b[31]==1)
       begin
       temp_b<=a;
       end
   else if(a[31]==0&&b[31]==0)
       begin
       temp a \le \{32'b0,a\};
        temp_b<=b;
       end
  else if(a[31]==1&&b[31]==1)
      begin
      tempax=\sim(a-1);
      temp_b=\sim(b-1);
      temp_a \le {32'b0,tempax};
      end
  else
      begin
      temp_b<=b;
      end
 cnt<=0;
  for(cnt=0;cnt<32;cnt=cnt+1)
   begin
       if(temp_b[0])
       begin
           temp=temp+temp_a;
       end
       else
       begin
       end
       temp_b=temp_b>>1;
```

```
temp_a=temp_a << 1;
end
z=temp;
end
end
// assign z=temp;
endmodule</pre>
```

Multu 模块

```
module MULTU(
    input clk,
    input reset,//高电平有效
    input [31:0] a,
    input [31:0] b,
    output reg [63:0] z
    reg [63:0] temp;
    reg [63:0]temp_a;
    reg [31:0] temp_b;
    integer cnt=0;
    always@(posedge clk or posedge reset)
    begin
         if(reset)
         begin
              temp<=0;
              temp_a<={32'b0,a};//无符号加 0
              temp b<=b;
              cnt<=0;
         end
         else
         begin
         temp<=0;
          temp_a<={32'b0,a};//无符号加 0
          temp b \le b;
          cnt <= 0;
            for(cnt=0;cnt<32;cnt=cnt+1)
             begin
                  if(temp_b[0])
                  begin
                       temp=temp+temp a;
                  end
                  else
```

```
begin
end
temp_b=temp_b>>1;
temp_a=temp_a << 1;
end
end
z=temp;
end
// assign z=temp;
endmodule
RegZ模块
```

```
module RegZ(
input rst,
input zin,
input zout,
input[31:0] wdata,
output[31:0]rdata
);
reg [31:0]data;
always@(*)
if(rst)
data=32'b0;
else if(zin)
data=wdata;
assign rdata=zout?data:32'bz;
endmodule
```

HILO 模块

```
module HILO(
input wena,
input rst,
input[31:0] wdata,
output[31:0]rdata
);
reg [31:0]data;
always@(*)
if(rst)
data<=32'b0;
else if(wena)
data<=wdata;
```

```
assign rdata=data; endmodule
```

四、测试模块建模

```
module cpu54 tb(
    );
      reg clk;
        reg reset;
        wire [31:0]pc;
        wire [31:0]inst;
                 wire [31:0]res m1;
                 reg [31:0] pc_pre;
        sccomp dataflow uut(clk,reset,inst,pc);
        integer file_output;
        integer counter = 0;
        initial begin
             file output = $fopen("C:/Users/Zhenghao/Desktop/result2.txt");
              pc pre=0;
             reset = 1;
             clk = 0;
             #2
                   reset = 0;
        end
      always begin
      #0.1 clk=~clk;
          if(clk==1'b1&&reset==0)begin
               if(pc_pre!=pc)begin
               counter = counter+1;
                                 $fdisplay(file output,"pc: %h",pc);
                                 $fdisplay(file output,"instr: %h",inst);
$fdisplay(file_output,"regfile0: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[0]);
$fdisplay(file_output,"regfile1: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[1]);
$fdisplay(file output,"regfile2: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[2]);
```

```
$fdisplay(file output, "regfile3: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[3]);
$fdisplay(file output,"regfile4: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[4]);
$fdisplay(file output,"regfile5: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[5]);
$fdisplay(file output,"regfile6: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[6]);
$fdisplay(file output,"regfile7: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[7]);
$fdisplay(file output, "regfile8: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[8]);
$fdisplay(file output,"regfile9: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[9]);
$fdisplay(file output,"regfile10: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[10]);
$fdisplay(file output,"regfile11: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[11]);
$fdisplay(file output,"regfile12: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[12]);
$fdisplay(file output,"regfile13: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[13]);
$fdisplay(file output,"regfile14: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[14]);
$fdisplay(file output,"regfile15: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[15]);
$fdisplay(file output,"regfile16: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[16]);
$fdisplay(file output,"regfile17: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[17]);
$fdisplay(file output,"regfile18: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[18]);
$fdisplay(file output,"regfile19: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[19]);
$fdisplay(file output,"regfile20: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[20]);
$fdisplay(file output,"regfile21: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[21]);
$fdisplay(file output,"regfile22: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[22]);
$fdisplay(file output,"regfile23: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[23]);
$fdisplay(file output, "regfile24: %h",cpu54 tb.uut.sccpu.cpu ref.array reg[24]);
```


```
$fdisplay(file_output,"regfile25: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[25]);
$fdisplay(file_output,"regfile26: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[26]);
$fdisplay(file_output,"regfile27: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[27]);
$fdisplay(file_output,"regfile28: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[28]);
$fdisplay(file_output,"regfile29: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[29]);
$fdisplay(file_output,"regfile30: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[30]);
$fdisplay(file_output,"regfile31: %h",cpu54_tb.uut.sccpu.cpu_ref.array_reg[31]);
pc_pre=pc;
end
end
end
end
end
end
endmodule
```


五、实验结果

前仿真:


利用 mars 生成 result 进行比对,还用 ip 核进行初始化 imem 进行比对,最终得到结果。

本实验对于 cp0 的调试主要依靠观察波形的变化来调试, 其他的指令我会结合标准的答案按照问题所在之处进行逐步的调试。





后仿真:



通过对比同一个 coe 文件在前后仿真下的波形最后得出波形相同,后仿真成功,具体后仿真过程可以在视频文件中看到。