Verilog与附序逻辑电路

时序电路设计

时序电路设计,时序电路是指在任一时刻的输出信号不仅与当时的输入信号有关,而且还与电路的原来状态有关。常用的时序逻辑电路有计数器、寄存器、锁存器和存储器等。

同步计数器


同步计数器, 计数器的逻辑功能是用与记忆时钟脉冲的具体个数, 通常计数器最多能记忆时钟的最大数目m 称为计数器的模。基本原理是将几个触发器按照一定的顺序连接起来, 然后根据触发器的组合状态, 按照一定的技术规律随着时钟脉冲变化来记忆时钟脉冲的个数。

按照计数方向分为加法,减法和可逆计数器。

按照其中触发器是否与时钟同步又分为同步计数器和异步计数器。


```
module cnt16 (cout, q, clk, clr, load, en, d);
 output[3:0] q; //输出
                                同步4位计数器
 output cout; //进位信号
                                同步清零,同
 input clk, clr, load, en;
 input[3:0] d;
 reg[3:0] q;
 reg cout;
 always @ (posedge clk) begin
  if (clr) begin q <= 0; end
  else if (load) begin q <= d; end
      else if (en) begin
             q \le q + 1;
             if(q == 4'b1111) begin cout <= 1; end
             else begin cout <= 0; end
           end
           else begin q <= q; end
  end
endmodule
```

```
113 module cnt16 (cout, q, clk, clr, load, en, d);
114 output[3:0] q; //輸出
115 output cout; //进位信号
116 input clk, clr, load, en;
117 input[3:0] d;
118 reg[3:0] q;
119 reg cout:
    always @ (posedge clk) begin
120
if (c1r) begin q \le 0; end
else if (load) begin a <= d: end
123
              else if (en) begin
124
                          q \le q + 1:
                          if(q == 4'b1111)
125
126
                                 cout <= 1:
127
                           else cout \leq 0:
128
                         end
                  else begin q <= q; end
129
130
      end
131 endmodule
```




```
module cnt24 (ten, one, cout, clk, clr);
 output[3:0] ten, one; //输出
 output cout; //进位信号
                                 同步24进制计
 input clk, clr;
                                 数器,同步清
 reg[3;0] ten, one;
                                 零。
 reg cout;
 always @ (posedge clk) begin
  if (clr) begin ten <= 0; one <= 0; end
  else begin
        if({ten, one}) == 8'b0010 0011) //24十进制
          begin ten <= 0; one <= 0; cout <= 1; end
         else if(one==4'b1001)
             begin one <= 0; ten<=ten+1;
                   cout <= 0; end
             else begin
                  one <= one + 1; cout <=0; end
      end
end
endmodule
```

```
96 module cnt24 (ten, one, cout, clk, clr);
                                                同步24进制计
     output[3:0] ten, one: //輸出
97
                                                数器,同步清
     output cout; //进位信号
 98
                                                零。
     input clk, clr:
 99
    reg[3:0] ten, one;
100
101
    reg cout;
     always @ (posedge clk) begin
102
       if (c1r) begin ten \langle = 0 \rangle; one \langle = 0 \rangle; end
103
104
     else begin
                if({ten, one} == 8'b0010_0011) //24十進制
105
                        begin ten \leq 0: one \leq 0: cout \leq 1: end
106
                else if (one==4' b1001)
107
108
                    begin one \leq 0: ten\leq=ten+1:
109
                            cout \le 0: end
110
                      else begin one \langle = one + 1: cout \langle =0: end
111
            end
112 end
113 endmodule
```




```
data, load, cin, reset, clk);
 always @ (posedge clk)
                                        output [7:0] qout;
 begin
                                        output cout;
     if (reset) qout <= 0;
                                        input [7:0] data;
     else if (load) qout <= data;
                                        input load, cin, clk, reset;
                                        reg [7:0] qout;
         else if (cin) begin
              if(qout[3:0] == 9) begin
                  qout[3:0] <= 0;
                   if(qout[7:4] == 5) qout[7:4] <= 0;
                   else qout[7:4] <= qout[7:4]+1;
               end
              else qout[3:0] <= qout[3:0]+1;
        end
    end
 assign cout = ((qout == 8'h59)&cin)?1:0;
endmodule
```

module count60(qout, cout,



```
abo count 60. v
   1 /* 模为60的BCD码加法计数器 */
    2 module count60 (qout, cout, data, load, cin, reset, clk);
       output[7:0] qout;
    4 output cout;
                                              在always块内
    5 input[7:0]
                 data;
                                              的语句是顺序
    6 input load, cin, reset, clk;
     reg[7:0]
                qout;
                                              执行的!
     always @ (posedge clk)
        begin
          if (reset) qout = 0; // 同步复位
   10
                                    // 同步置数
          else if (load) qout = data;
                                     // 若cin = 1, 执行加1计数; 否则gout保持不变
        else if (cin)
          begin
                                    // 低位是否为9?
             if (qout[3:0] == 9)
              begin
                                      Ⅰ // 是则回o
               gout[3:0] = 0;
   16
                                     // 高位是否为5?
              if (qout[7:4] == 5)
                                      // 是则回o
                 qout[7:4] = 0;
   19
                  qout[7:4] = qout[7:4] +1; // 高位不为5, 则高位加1
               end
             else
               qout[3:0] = qout[3:0]+1; // 低位不为9,则低位加1
           end
                                                       always块语句
       assign cout = ((qout == 8'h59)&cin)? 1:0; //产生进位输出
                                                       和assign语句
   27 endmodule
                                                       是并行执行的!
```

```
141 always @ (posedge clk)
                                                        135 module count60 (gout, cout, data, load, cin, reset, cll
                                                        136 output [7:0] qout;
           begin
142
                                                        137 output cout;
               if (reset) qout <= 0;
143
                                                        138 input [7:0] data;
                else if (load) gout <= data;
144
                                                        139 input load, cin, clk, reset;
                      else if (cin) begin
                                                       140 reg [7:0] qout;
145
146
                                          if(qout[3:0] == 9)
147
                                               begin
                                                  qout[3:0] <= 0;
148
                                                 if(qout[7:4] == 5) qout[7:4] <= 0
149
                                                 else qout[7:4] \le qout[7:4]+1;
150
151
                                                end
                                          else qout[3:0] \leq qout[3:0]+1:
152
153
                                       end
154
            end
        assign cout = ((qout == 8'h59)\&cin) ? 1:0;
155
      endmodule
156
```




异步计数器: 异步计数器是指构成计数器的低位计数器触发的输出作为相邻计数器的时钟,这样逐级串联起来的一类计数器,时钟信号的这种接法又叫行波计数,异步计数器的技术延迟增加,从而影响了它的范围。


异步4位2进制计数器

```
always @ (posedge clk)
 begin if(!rst) begin q[0] = 0; qn[0] = 1; end
        else begin q[0] = \sim q[0]; qn[0] = \sim q[0]; end
 end
                                                module yb_cnt4
always @ (posedge qn[0])
                                                        (q, clk, rst);
 begin if(!rst) begin q[1] = 0; qn[1] = 1; end
                                                  output[3:0] q;
        else begin q[1] = \sim q[1]; qn[1] = \sim q[1]
                                                  input clk, rst;
 end
                                                  reg[3:0] q;
always @ (posedge qn[1])
                                                  reg[3:0] qn;
 begin if(!rst) begin q[2] = 0; qn[2] = 1; end
        else begin q[2] = \sim q[2]; qn[2] = \sim q[2]; end
 end
always @ (posedge qn[2])
 begin if(!rst) begin q[3] = 0; qn[3] = 1; end
        else begin q[3] = \sim q[3]; qn[3] = \sim q[3]; end
 end
endmodule
```

```
159 module yb_cnt4 (q, clk, rst);
                                  160 output[3:0] q;
                                  161 input clk, rst;
                                  162 reg[3:0] q;
                                  163 reg[3:0] qn;
164 always @ (posedge clk)
        if(!rst) begin q[0] = 0; qn[0] = 1; end
165
            else begin q[0] = {}^{\sim}q[0]; qn[0] = {}^{\sim}q[0]; end
166
167 always @ (posedge qn[0])
         if(!rst) begin q[1] = 0; qn[1] = 1; end
168
             else begin q[1] = q[1]; qn[1] = q[1]; end
169
     always @ (posedge qn[1])
170
        if (!rst) begin q[2] = 0; qn[2] = 1; end
171
            else begin q[2] = {}^{\sim}q[2]; qn[2] = {}^{\sim}q[2]; end
172
always @ (posedge qn[2])
        if(!rst) begin q[3] = 0; qn[3] = 1; end
174
            else begin q[3] = {^{\sim}q[3]}; qn[3] = {^{\sim}q[3]}; end
175
176 endmodule
```





```
21
    module sim();
22
      reg clk, rst;
     wire [3:0] q;
23
24
     initial begin
25
               c1k=0;
26
             #400 rst=0;
27
             #400 rst=1;
28
             end
   always #400 clk=~clk;
29
        yb_cnt4 test(q, c1k, rst);
30
    endmodule
31
```



```
164 always @ (posedge clk)
         if(!rst) begin q[0] \le 0; qn[0] \le 1; end
165
              else begin q[0] \leftarrow q[0]: qn[0] \leftarrow q[0]: end
166
      always @ (posedge qn[0])
167
          if (!rst) begin q[1] \le 0: qn[1] \le 1: end
168
               else begin q[1] \leftarrow q[1]; qn[1] \leftarrow q[1]; end
169
      always @ (posedge qn[1])
170
         if (!rst) begin q[2] \le 0; qn[2] \le 1; end
171
              else begin q[2] \leftarrow q[2]: qn[2] \leftarrow q[2]: end
172
      always @ (posedge qn[2])
173
         if (!rst) begin q[3] \le 0; qn[3] \le 1; end
174
              else begin q[3] \leftarrow q[3]; qn[3] \leftarrow q[3]: end
175
```








```
module yb_cnt16(q, clk, clr, load, m);
 output[6:0] q;
 input clk, clr, load;
 input[6:0] m;
                          可变模计数器可以通过模值
 reg[6:0] q;
                         控制端来改变计数器的模值
 reg[6:0] md;
always @ (posedge clk)
 begin md \le m-1;
 begin if(!clr) begin q <= 0; end
      else begin if(load) begin q <= md; end
                 else begin if(q == md)
                           begin q <= 0; end
                          else begin q \le q + 1; end
                       end
           end
 end
end
endmodule
```

```
182 module yb_cnt16(q, clk, clr, load, m);
    output[6:0]q;
183
input clk, clr, load;
185 input[6:0] m;
186 reg[6:0]q;
187 reg[6:0]md;
188 always @ (posedge clk)
    begin md \leq m-1;
189
        begin if(!clr) q \le 0;
190
           else begin if(load) q<=md;
191
                       else begin if (q == md) q <= 0;
192
                                   else q \leq q + 1;
193
194
                             end
195
               end
196
       end
       end
197
198 endmodule
```



```
module reg8_1 (q, d, clk, oe);
 output[7:0] q;//数据输出
 input[7:0] d; //数据输入
 input oe, clk; //三态控制端, 时钟信号
 reg[7:0] q;
always @ (posedge clk)
 begin
   if(oe) begin
      q \le 8'bz;
   end
   else begin
      q \le d;
   end
 end
endmodule
```

寄存器是数字电路中的基本模块,许多复杂的时序逻辑电路都是由它构成的。在数字系统中,寄存器是一种在某一特定信号的控制下用于存储一组二进制数据的时序电路。通常由触发器购得寄存器,把多个D触发器的时钟端连接起来就可以构成一个存储多位二进制代码的寄存器。

```
200 module reg8_1 (q, d, clk, oe);
     output[7:0] q;//数据输出
201
202
     input[7:0] d; //数据输入
     input oe, clk; //三态控制端, 时钟信号
203
204 reg[7:0] q;
205 always @ (posedge clk)
      begin
206
          if(oe)
207
                  q \le 8' bz;
208
209
          else
                                                                 q_reg[7:0]
                  q \leq d;
210
                                clk
211
        end
                                                                            q[7:0]
                               d[7:0]
212 endmodule
                                                    q0_i
                                                                   RTL REG
                                             S=1'b1 I0[7:0]
                                                       0[7:0]
                                           S=default I1[7:0]
                                                     RTL MUX
```

```
module reg8_1 (q, d, g, oe);
 output[7:0] q;//
 input[7:0] d; //
 input oe, g; //三态控制端, 控制信号
 reg[7:0] q;
always @ (*)
 begin
   if(oe) begin
      q \le 8'bz;
          end
   else begin
      if(g) q \le d;
       end
 end
endmodule
```

锁存器是一种与寄存器类似的 器件。与寄存器采用同步时钟信号 控制不同,锁存器是采用电位信号 来进行控制的。

```
214 module reg8_1 (q, d, g, oe);
215 output[7:0] q;//
216 input[7:0] d; //
217 input oe, g; //三态控制端,控制信号
218 reg[7:0] q;
219 always @ (*)
if (oe) q \le 8' bz;
else if(g) q \le d;
222 endmodule
                                                          q_reg
                                                            Q[7:0]
                                                                    \q[7:0]
                 d[7:0]
                                                         0E[7:0]
                                                          RTL_LATCH
                                         q_i
                                   S=1'b1 I0
                                  S=default I1
                                         S RTL_MUX
                                         q0_i
                                S=1'b1 I0[7:0]
                                            0[7:0]
                               S=default I1[7:0]
                                         S RTL_MUX
```

移位寄存器

移位寄存器是指寄存器里面存储的二进制数据能够在时钟信号的控制下一次左移或者右移,在数字电路中通常用于数据的串并转换、并串转换、数值运算等。包括双向移位寄存器、串入(并入)/串出(并出)移位寄存器。


```
module siso4 (dout, clk, din);//串入串出
 output dout;//
 input clk;
 input din;
 reg dout;
 reg[3:0] q;
always @ (posedge clk)
  begin
    q[0] \leq din;
                                                   dout reg
    q[3:1] \le q[2:0];
    dout \leq q[3];
  end
                                     q_reg[3:0]
endmodule
                                                   RTL REG
                                     RTL REG
```

```
358 module shift4 (R, L, w, Clock, Q); 362 always @(posedge Clock)
        input [3:0] R;
359
                                                       if (L)
                                          363
                                                            Q \leq R:
360
        input L, w, Clock;
                                          364
        output reg [3:0] Q;
361
                                          365
                                                       else
                                                       begin
                                          366
                                          367
                                                            Q[0] <= Q[1];
                                          368
                                                            Q[1] <= Q[2];
                                                            Q[2] <= Q[3];
                                          369
   四位移位寄存器的另一种代码
                                          370
                                                            Q[3] \leq w:
                                          371
                                                       end
                                          372 endmodule
                                                      Q_reg[3:0]
          Clock
                                                                       Q[3:0]
                                      Q_i
                           S=1'b1 I0[3:0]
          R[3:0]
                                         0[3:0]
                                                       RTL_REG
                          S=default I1[3:0]
                                       RTL MUX
```

```
module sipo (dout, din,clr,clk);//串入并出
 output[4:0] dout;
 input clk, din,clr;
 reg[4:0] dout; //五位
always @ (posedge clk )
 begin
   if(clr) begin
     dout <= 0;
   end
   else begin
       dout <= {dout, din};</pre>
   end
endmodule
```

```
238 module sipo (dout, din, clr, clk); // 串入并出
239 output[4:0] dout;
240 input clk, din, clr;
241 reg[4:0] dout; // 五位
242 always @ (posedge clk)
243 if(clr) dout <= 0;
244 else dout <= {dout, din};
```


245 endmodule



```
module piso4 ( dout, clk,clr,din);//并入串出
 output dout;//
 input clk, clr;
 input[3:0] din;
 reg dout;
 reg[1:0] cnt; //初始为0
 reg[3:0] q;
always @ (posedge clk)
 begin
   if(clr) begin q <= 4'b0000; end
   else begin if(cnt > 0) begin q[3:1] \leq q[2:0];
                                 cnt <= cnt -1; end
               else if(cnt == 2'b00)
                     begin q <= din; cnt<=2'b11; end
         end
    dout \leq q[3];
 end
endmodule
```

```
247 module piso4 (dout, clk, clr, din); //并入串出
     output dout;//
248
249
     input clk, clr:
250 input[3:0] din;
251 reg dout;
252 reg[1:0] cnt; //初始为0
253 reg[3:0] q;
254 always @ (posedge clk)
255
      begin
          if (clr) q \le 4' b0000;
256
           else begin if(cnt > 0)
257
                            begin q[3:1] \le q[2:0];
258
259 elk D
                                   cnt_reg[1:0]
                             cnt_i_2
260
                                                                          -D dout
                  cnt_i_1
261
                             e IRTL MUX
262
         S[1:0] RTL_MUX
                   cnt0_i
263
264
265 din(3:0) D
```

```
always @ (posedge clk) //双向移位寄存器
 begin
   if(left_right) begin
      q tempt[7] <= din;
       for (i = 7; i >= 1; i = i - 1)
          begin q_tempt[i-1] <= q_tempt[i]; end</pre>
   end
   else begin
      q tempt[0] <= din;
       for (i = 1; i \le 7; i = i + 1)
          begin q_tempt[i] <= q_tempt[i-1]; end
    end
                          module d_reg (dout_l, dout_r, clk,
   dout_r <= q_tempt[0];
                                                din, left right);
   dout_l <= q_tempt[7];
                           output dout_l, dout_r;
  end
                           input clk, din, left_right;
endmodule
                           reg dout_l, dout_r;
                           reg[7:0] q_tempt; //内部有八位
                           integer i;
```



含异步复位端的D触发器


```
module flipflop (D, Clock, Resetn, Q);
  input D, Clock, Resetn;
  output Q;
  reg Q;
  always @(negedge Resetn or posedge Clock)
    if (!Resetn)
       Q \le 0;
    else
       Q \leq D;
endmodule
```

含同步复位端的D触发器

```
module flipflop (D, Clock, Resetn, Q);
input D, Clock, Resetn;
output Q;
reg Q;
always @(posedge Clock)
   if (!Resetn)
      Q <= 0;
else
      Q <= D;
endmodule</pre>
```

输入端有一 2选1多路器的D触发器

```
349 module muxdff (D0, D1, Sel, Clock, Q);
350 input D0, D1, Sel, Clock;
351 output reg Q;
352 always @(posedge Clock)
353 if (!Sel)
354 Q <= D0;
355 else
356 Q <= D1;
357 endmodule
```



分频器:在数字电路的设计中,分频器是一种应用十分广泛的电路,其功能就是对较高频率的信号进行分频。本质上,分频器是加法计数器的变种,其计数值由分频系数N=fin/fout决定,其输出不是一般计数器的结果,而是根据分频常数对输出信号的高、低电平进行控制通常来说,分频器常用于数字电路中的时钟信号进行分频,从而得到较低频率的时钟信号、选通信号、中断信号等。

偶数分频器

·偶数分频器是指分频系数是偶数的分频器,分频系数N = 2ⁿ(n=1,2,...,n),如果输入信号的频率为f,则分频器的输出信号为: f/2ⁿ

分频系数是2的整数次幂

```
module div248(div2,div4,div8,clk);
 output div2, div4, div8;
 input clk;
 reg div2, div4, div8;
 reg[2:0] cnt; //初始化
always @ (posegdge clk)
  begin
   cnt <= cnt+1;
   div2 \leq cnt[0];
   div4 <= cnt[1];
   div8 \leq cnt[2];
  end
endmodule
```

```
module clkdiv (
input mclk, //50MHz
input clr,
output clk190,
output clk48
reg [24:0] q; // 25 俭计数器
always @ (posedge mclk or posedge clr)
  begin
    if (clr == 1)
        q \le 0;
    else
        q \le q + 1;
  end
 assign clk190 = q[17]; // 190 Hz
 assign clk48 = q[19]; // 47.7 Hz
endmodule
```

分频系数不是2的整数次幂

```
module div6(div6, clk);
 output div6;
 input clk;
 reg div6;
 reg[2:0] cnt;
always @ (posedge clk)
  begin
   if (cnt == 3'b010) begin
       div6 <= ~ div6;
       cnt <= 0;
      end
   else begin
        cnt <= cnt + 1;
        end
  end
endmodule
```

占空比不是1: 1

```
module div6(div6, clk);
 output div6;
 input clk;
 reg div6;
 reg[2:0] cnt;
always @ (posedge clk)
  begin
   if (cnt == 3'b101) cnt <= 0;
  else cnt <= cnt + 1;
  end
always @ (posedge clk)
  begin
   if (cnt == 3'b000) div6 <= 0;
   if (cnt == 2'b010) div6<=1;
  end
endmodule
```



always块铬句

包含一个或一个以上的声明语句(如:过程赋值语句、任务调用、条件语句和循环语句等),在仿真运行的全过程中,在定时控制下被反复执行。



- ➤ 在always 块 中 被 赋 值 的 只 能 是 register 型 变 量 (如 reg, integer, real, time)。
- ▶ 每个always块在仿真一开始便开始执行,当执行完块中最后一个语句,继续从always块的开头执行。



always〈时序控制〉〈语句〉

注1: 如果always块中包含一个以上的语句,则这些语句必须放在begin_end或fork_join块中!

```
always @ (posedge clk or negedge clear)
begin
if(!clear) qout = 0; //异步清零
else qout = 1;
end
```

注2: always语句必须与一定的时序控制结合在一起才有用! 如果没有时序控制,则易形成仿真死锁!


- [例]生成一个0延迟的无限循环跳变过程——形成仿真死锁! always areg = ~areg;
- [例]在测试文件中,用于生成一个无限延续的信号波形——时钟信号

```
'define half_period 50
module half_clk_top;
reg reset, clk; // 输入信号
wire clk_out; // 输出信号
always #half_period clk = ~clk;
.....
endmodule
```



■ [例] 用always块语句产生T'FF和8位二进制计数器。

```
Use always statement to generate T'FF and binary counter.
module always_demo (counter, tick,clk); |
  output [7:0]
             counter:
                 tick:
 output
                  clk;
  input
 reg[7:0]
              counter;
               tick:
 reg
  always @ (posedge clk)
   begin
                   // T'FF
     tick = ~tick;
     counter = counter + 1;  //binary counter
   end
endmodule
```



always块语句質氮



```
always @ (〈敏感信号表达式〉)
begin
// 过程赋值语句
// if语句
// case语句
// while, repeat, for循环
// task, function调用
end
```

- ▶敏感信号表达式又称事件表达式或敏感表,当其值改变 时,则执行一遍块内语句;─般为输入
- >在敏感信号表达式中应列出影响块内取值的所有信号!
- ▶ 敏感信号可以为单个信号,也可为多个信号,中间需用 关键字Or连接!
- ▶敏感信号不要为X或Z,否则会阻挡进程!



常用于描述 时序逻辑

常用于描述 组合逻辑

- > always的时间控制可以为语触发,也可为电平触发。
- > 关键字posedge表示上升沿; negedge表示下降沿。

由两个沿触发的always 块

由多个电平触发的always 块

always@ (posedge clock or posedge reset)
begin
.....
end

always@ (a or b or c)
begin
.....
end



▶ always块语句是用于综合过程的最有用的语句之一,但又常常是不可综合的。为得到最好的综合结果, always块程序应严格按以下模板来编写:



```
always @ (Inputs) //所有输入信号必须列出,用or隔开
begin
..... //组合逻辑关系
end
```



```
always @ (Inputs) //所有输入信号必须列出,用or隔开
if (Enable)
begin
..... //锁存动作
end
```



題號

```
always @ (posedge Clock) // Clock only begin // 同步动作end
```



```
always @ (posedge Clock or negedge Reset)

// Clock and Reset only

begin

if (! Reset) // 测试异步复位电平是否有效

..... // 异步动作

else

..... // 同步动作

end // 可产生触发器和组合逻辑
```



(1) 当always块有多个敏感信号时,一定要采用if else if语句,而不能采用并列的if语句! 否则易造成一个寄存器有多个时钟驱动,将出现编译错误。

```
always @ posedge min_clk or negedge reset)
begin
if (reset)
min<=0;
else if (min=8'h59) //当reset无效且min=8'h59时
begin
min<=0;h_clk<=1;
end
end
```

(②) 通常采用异步清零!只有在时钟周期很小或清零信号为电平信号时(容易捕捉到清零信号)采用同步清零。



语句的顺序执行与并行执行

内容概要

- 一、语句的顺序执行
- 二、语句的并行执行



语句的顺序执行与并行执行

一、语句的顺序执行

- · 在 "always"模块内,逻辑按书写的顺序执行。
- 顺序语句——"always"模块内的语句。
- 在 "always"模块内,若随意颠倒赋值语句的书写顺序,可能导致不同的结果!
- 注意阻塞赋值语句当本语句结束时即完成赋值操作!



语句的顺序执行与并行执行

```
[例]顺序执行模块1。
module serial1(q,a,clk);
  output q,a;
  input clk;
  reg q,a;
  always @(posedge clk)
          对前一时刻的q值取反
   begin
     q=~q; //阻塞赋值语句
     a = \sim q;
   end
           对当前时刻的q值取反
endmodule
```

a和q的波形反相!

```
[[顺序执行模块2。
module serial2(q,a,clk);
  output q,a;
  input clk;
  reg q,a;
  always @(posedge clk)
           对前一时刻的q值取反
    begin
      a = \sim q;
           对前一时刻的q值取反
    end
endmodule
```


a和q的波形完全相同!



| clk B 1 | | Name | Value at 36.1 ns |
|---------|---|------|---------------------|
| | | clk | B 1 |
| | | q | В О |
| a B 1 | • | 8. | B 1 |

| þ | ps | 80.0 ns | 160.0 ns | 240. ₀ ns | 320. O ns | 400.0 ns |
|-------|---------|---------|----------|----------------------|-----------|----------|
| ľ | 36.1 ns | - | | | | |
| F | | | | | | |
| F | | | | | | |
| (| q=~q; | seria | ll.vwf | a和qi 形反为 | 的波 | |
| | | | | | ін• | |

| | Name | Value at 35.41 ns |
|---|------|----------------------|
| | clk | B 1 |
| • | q | ВО |
| • | a | В О |




a=~q; q=~q;

serial2.vwf

a和q的波形 完全一样!



- "always"模块、"assign"语句、实例元件都是同时(即并行) 执行的!
- 它们在程序中的先后顺序对结果并没有影响。
- 下面将两条赋值语句分别放在两个"always"模块中,尽管两个"always"模块顺序相反,但仿真波形完全相同,Q和a的波形完全一样。



parall1.vwf

对前一时刻的q值取反



```
[例]并行执行模块1。
module parall1(q,a,clk);
  output q,a;
  input clk;
  reg q,a;
  always @(posedge clk)
    begin
      q=~q;
    end
  always @(posedge clk)
    begin
      a = \sim q;
    end
endmodule
```

```
[例]并行执行模块2。
module parall2(q,a,clk);
  output q,a;
  input clk;
  reg q,a;
  always @(posedge clk)
    begin
      a = \sim q;
    end
  always @(posedge clk)
    begin
      q=~q;
    end
endmodule
```



设计技巧

• 建议:

- (1) 在进行设计前,一定要仔细分析并熟悉所需设计电路或系统的整个工作过程;合理划分功能模块;并弄清每个模块输入和输出间的逻辑关系!
- (2) 在调试过程中,仔细阅读并理解错误信息, 随时查阅教材和课件上有关语法,纠正语法错误。

1、一个变量不能在多个always块中被赋值!

■ 这个问题一定要注意! 否则编译不能通过。 [例1] 带异步清零、异步置位的D触发器

```
module DFF1(q,qn,d,clk,set,reset);
  output q,qn;
  input d,clk,set,reset;
  req
         q,qn;
  always @ (posedge clk or negedge set or negedge reset)
    begin
      if(!reset)
                    begin
                    q=0;qn=1;
                    end
      else if(!set) begin
                    q=1;qn=0;
                    end
      else
                    begin
                    q=d;qn=~d;
                    end
```

注: 当某个变量有多个触发 条件时, 最好将它们放在一 个always 块中,并用if-else 语句描述在不同触发条件下 应执行的操作!

正确的写法

end endmodule

module DFF1 error(q,qn,d,clk,set,reset); 2 output q,qn; input d,clk,set,reset; req q,qn; always @(posedge clk or negedge reset 6 begin if(!reset) begin q=0;qn=1; 9 end else begin 10 11 q=d;qn=~d; 12 end 13 end. 14 always @(posedge clk or negedge set) 15 begin if(!set) begin 1.6 17 q=1;qn=0; 18. end 19 else begin q=d;qn=~d; 2.1 end 22 end.

错误的写法

Error: Can't resolve multiple constant drivers for net "q" at DFF1_error.v(5)

🔀 Error: Constant driver at DFF1_error.v(14)

endmodule

Error: Cam't elaborate top-level user hierarchy

- 2、在always块语句中,当敏感信号为两个以上的时钟边沿触发信号时,应注意不要使用多个if语句!以免因逻辑关系描述不清晰而导致编译错误。
- [例2] 在数码管扫描显示电路中,设计一个中间变量,将脉冲信号start转变为电平信号enable。

always@(posedge start or posedge reset)
if (reset) enable <=0;
if (start) enable<=1;</pre>

错误的写法

■ 编译后出现了多条警告信息,指明在语句always @(posedge start or posedge reset)中,变量enable不能被分配新的值!


Info: Running Quartus II Analysis & Synthesis

🦆 Info: Command: quartus_map --import_settings_files=on --export_settings_files=off clkscan1 -c clkscan1

Info: Found 1 design units, including 1 entities, in source file always_example2.v

Narning: Verilog HDL Always Construct warning at always_example2.v(12): variable enable may not be assigned a new va Narning: Verilog HDL warning at always_example2.v(22): can't infer register for Procedural Assignment in Always Cons Narning: Verilog HDL assignment warning at always_example2.v(27): truncated value with size 5 to match size of targe

• 其仿真波形如下:




注:由于在最初一段,start和reset均为0,导致enable为不定态,则scan_data开始加1计数(正确情况应是在按下start 时scan_data才开始加1计数)。当start和reset同时为1时,enable=1,则scan_data开始加1计数。

正确的写法

always@(posedge start or posedge reset)
if (reset) enable <=0;
else enable<=1;</pre>

- 语句 "else enable<=1;"隐含了reset无效、且start有效的意思,因此与else if(start) enable<=1;效果一样!
- 正确的仿真波形如下:



注:可见在最初一段,当start和reset均为0时,enable被认为初值为0,则scan_data不计数,保持初值为0;一旦start有效时,则scan_data 才开始加1计数。当start和reset同时为1时,先执行的是"if (reset) enable <=0;",故enable仍为0,则scan_data保持原值0。



- 3、当输出信号为总线信号时,一定要在I/O说明中指明其位宽!否则在生成逻辑符号时,输出信号被误认为是单个信号,而没有标明位宽,就不会当成总线信号。
- [例5] 声明一个位宽为5的输出信号run_cnt, 其类型为 reg型变量。

错误的写法

output run_cnt;
reg[4:0]run_cnt;

正确的写法

output[4:0] run_cnt; //这里一定要指明位宽! reg[4:0]run cnt;



- 4. 当要用到计数器时,一定要根据计数最大值事先计算好所需的位宽! 若位宽不够,则计数器不能计到你设定的最大值,当该计数器用作分频时,则输出时钟始终为O,所设计电路将不能按预定功能正常工作!
- [例4] 如某同学在做乐曲演奏电路实验时,对乐曲演奏 子模块的仿真完全正确,high[5:0]、mid[5:0]、low[5:0] 都有输出,但下载时音名显示数码管始终为000。
- 这主要是因为他在分频子模块中clk_4Hz的分频用计数器count_4位宽设置不够,则clk_4Hz输出为0,故音名显示计数器high[5:0]、mid[5:0]、low[5:0]输出始终为0,电路不能正常工作。

错误的写法

```
module f20MHz to 6MHz 4Hz(clkin,clr,clk 6M,clk 4);
  input clkin,clr;
                                       2^25=8588608, 故计数器位宽
              clk 6M,clk 4;
  output
                                       应为25,应写为[22:0]。若写
              clk 6M,clk 4;
  reg
  reg[2:0]
                                       成[15:0],则clk_4一直为0,则
              count 6M;
  reg[15:0]
              count<sup>4</sup>;
                                       下载后数码管显示一直为0,
              count_6M_width=5;
  parameter
                                       扬声器一直是一个音调
  parameter
              count_4_width=5000000;
  always@(posedge clkin or posedge clr)
    begin
       if(clr) begin
          count 4=0;
                      clk 4=0;
        end
       else
       begin
          begin
            count 4=0; clk 4=1;
           end
          else
           begin
            count 4=count 4+1; clk 4=0;
           end
        end
    end
endmodule
```



- 5. 注意程序书写规范:语句应注意缩进,if-else语句注意对齐,应添加必要的注释!
- 6、注意区分阻塞赋值和非阻塞赋值的区别。
- 在一个源程序中,要么都采用阻塞赋值语句,要 么都采用非阻塞赋值语句,最好不要混合使用, 否则可能逻辑关系出错!
- 为易于综合,建议均采用非阻塞赋值语句!