# أشنايي با ابزار سنتز Design Compiler و نحوه سنتز مدار توسط أن

# آشنایی با ابزار Power Compiler

تهیه و تنظیم: صبا احمدیان ahmadian@ce.sharif.edu

ابزار های مورد استفاده: ۱

Synapsys Design Compiler Synapsys Power Compiler ModelSIM

#### مقدمه (مهم):

ابزار Design Compiler ابزاری ست که برای ستنز طراحی های ما در زبان های Verilog, VHDL مورد استفاده قرار میگیرد. طرحی که ما به زبان وریلاگ پیاده سازی میکنیم، توسط این ابزار به سلولهای استاندارد کتابخانهی استانداردی سنتز میشود. اگر عملیات سنتز به درستی صورت گیرد، تغییری در عملکرد آن بوجود نخواهد آمد. فقط طراحی ما شامل خواهد شد از یک سری instance از سلولهای کتابخانه مورد نظر. طرحی که به درستی سنتز شود یا بعبارتی سنتز پذیر باشد را در واقعیت با استفاده از سلولهای استاندارد، می توان ساخت. بسته به طراحی ما ابزار سنتز می تواند طرح بزرگ و پیچیده ی ما را ساده و بهینه کند، یا اینکه طرح ساده ما را پیچیده تر کند.

طراحی را می توان قبل و یا بعد از سنتز تست یا شبیه سازی یا Simulate کرد که توسط ابزارهای شبیه سازی نظیر modelsim و ... صورت می پذیرد. در هنگام شبیه سازی با دادن یک سری ورودی به طرح از کارکرد صحیح آن مطلع می شویم. (سنتز و شبیه سازی دو موضوع جدا از هم هستند).

پس از آنکه طرحمان سنتز شد و از صحت کارکرد آن پس از سنتز اطمینان حاصل کردیم، میتوانیم اطلاعات دقیق تری نظیر تاخیر مسیر بحرانی، مساحت، توان و سایر اطلاعات مفید را بدست آورد. حتی می توان در حین سنتز محدودیتهایی اعمال کرد که طرح سنتز شده دارای ویژگی های خاصی نظیر حداقل تاخیر، یا حداقل مساحت یا توان را داشته باشد.

در بخشهای آینده همگی این موارد به تفصیل شرح داده خواهد شد.

#### موارد مورد نیاز برای سنتز:

- ا- کد Verilog , VHDL طرح مورد نظر
  - كتابخانه با فرمت db.
- ۳- میتوان تمامی دستورات زیر را در فایل script با فرمت scr نوشت و همه آنها را با انتخاب گزینه execute script یکجا اجرا
   کرد.

<sup>ٔ</sup> میتوان از ماشینهای مجازی ICIC یا Ubuntuی اقای احمدیان یا Ubuntuی اقای محمدی استفاده کرد. icic جدیدتر از موارد دیگر است. همچنین مورد آخر در cabinet هست.

## نکات مهم و کاربردی:

- ۱- برای بالا اَمدن DC به صورت گرافیکی دستور design\_vision را در ترمینال وارد میکنیم.
- ۲- برای تبدیل کتابخانه با فرمت lib. به db. از دستورات زیر در ترمینال DC استفاده می کنیم:

read\_lib write\_lib

## شرح دستورات ورودی برای سنتز:

توجه \_ تمامی دستورات مورد نیاز برای سنتز به صورت یک جا در انتهای فایل آورده شده است، که میتوان به عنوان یک فایل با فرمت SCr. از آن استفاده کرد.

توجه مهم تر این بخش به توضیح دستورها می پردازد، و تقریباً قابل حذف کردن هست. در صورت حذف این بخش، تنها مواردی که در انتهای فایل آورده شده را رعایت کرده و موارد گفته شده را عوض می کنیم. (صفحه آخر)

در ابتدا بایستی فایل یا فایلهایی که میخواهیم سنتز کنیم را اعلام کنیم:

set my\_files <Ur\_verilog\_file\_name>.v

اگر تعداد آنها بیش از یکی است: (مثلا اگر یک ALU داریم که دارای زیر بخشهای add, sub, mult,... و فایلهای جداگانه است، نیاز است که نام همه فایلها آورده شود؛ اما اگر تمامی ماژولها داخل یک فایل است، فقط اسم همان فایل را می آوریم).

set my\_files [list <Ur\_verilog\_file\_name\_1>.v <Ur\_verilog\_file\_name\_2>.v]

توجه \_ فایل testbench را اینجا وارد نمی کنیم!! برای سنتز به آن نیاز نیست. اگر هم وارد کنیم DC آنرا نادیده می گیرد. همانطور که از نام آن پیداست به عنوان یک طراحی در سطح یا طبقه ی بالاتر است برای تست طراحی اصلی ما، هدف ما این است که طرح خودمان را سنتز کنیم سپس برای کسب اطلاع از درستی آن، آن را تست یا Simulate کنیم که طرح سنتز شده بعدا در ابزار شبیه سازی نظیر modelsim مورد تست قرار میگیرد.

سپس برخی متغیرها نظیر top level module و کلاک و فرکانس آن را مشخص میکنیم، در صورتیکه ماژولمان ورودی کلاک داشته باشد بایستی فرکانس کلاک ماژول کمتر یا مساوی فرکانس سنتز باشد.

set my\_toplevel <top\_module\_name>

توجه \_ اینجا اسم بالاترین ماژول را وارد می کنیم. نه اسم فایل وریلاگ (البته اگر متفاوت باشند!). یعنی اگر اسم فایلمان ALU.v باشد ولی اسم ماژول باشد: myALU ، خواهیم نوشت: set my\_toplevel myALU

set my\_clock\_pin clk

set my\_clk\_freq\_MHz 100

همچنین در صورت نیاز میتوانیم برای ورودیها و خروجیها تأخیر قرار دهیم.

```
set my_input_delay_ns 0
set my_output_delay_ns 0
سپس کتابخانههایی که قرار است طرحمان از سلولهای آن استفاده کند و به آن سنتز شود را تعیین میکنیم. (همان کتابخانه های استانداردی
                                                                                   که در مقدمه بحث شد).
set link_library "<db_lib_name>.db"
set target library "<db_lib_name>.db"
                              سیس برای کامیایل اولیه و رفع خطاهای احتمالی از دستور analyze به ترتیب زیر استفاده میکنیم:
analyze –f Verilog $my_files #(change it to vhdl if your design is in vhdl format)
elaborate $my_toplevel
current_design $my_toplevel
link
                                                              سپس بایستی کلاک مدار و سرعت آنرا مشخص کنیم:
sey my_period [expr 1000 / $my_clk_freq_MHz]
set find_clock [find port [list $my_clock_pin]]
if{ $find_clock != [list] } {
   set clk_name $my_clock_pin
   create_clock -period $my_period $clk_name
} else {
   set clk name vclk
   create_clock -period $my_period -name $clk_name
}
                                                                  مشخص کردن میزان delay ورودی و خروجی:
set_input_delay $my_input_delay_ns -clock $clk_name [remove_from_collection [all_inputs]]
$my_clock_pin]
set output delay $my output delay ns -clock $clk name [all outputs]
```

### در نهایت می رسیم به مرحله سنتز:

برای ایجاد محدودیتهایی نظیر مساحت و توان و سرعت (راجع به سرعت بعداً صحبت خواهد شد) دستورات مورد نیاز را در این مرحله وارد میکنیم:

ایجاد محدودیت مساحت:

#area

set\_max\_area 0

با این دستور است که ابزار سنتز سعی میکند تا تعداد گیتها را بهینه کند.

ایجاد محدودیت توان:

#power

set\_max\_dynamic\_power <value, you can set it to zero>
set\_max\_static\_power <value, you can set it to zero>

compile

check\_design

نکته ـ دستور کامپایل option های فراوانی دارد، با جستجو کردن عبارت design compiler command در جستجوگر گوگل و دانند، دانلود اولین فایل pdf پیشنهاد شده و جستجوی کلمهی compile داخل این فایل، این option ها با توضیحات دقیق در آنجا قرار دارند، با توجه به نیازتان می توانید از آنها استفاده کنید یا نکنید (همین کامپایل خالی هم کافیست).

در اینجا طرح سنتز شده است و میتوان گزارشهای مورد نیاز را از آن گرفت. (دستورات پر مصرف در پایین آمده است)

ایجاد محدودیت تاخیر یا سرعت:

با استفاده از دستور report\_timing میتوان تمامی اطلاعات مربوط به ماکزیمم تأخیر و ... را بدست آورد. پس از وارد کردن این دستور در گزارش مربوطه، start point و end point برای (critical path) قرار دارد؛ پس از بدست آوردن ابتدا و انتهای CP دستور زیر را وارد میکنیم تا محدودیت زمانی (بعبارتی سرعت) را ایجاد کنیم (البته باید در نظر داشته باشیم که برای پیدا کردن مسیر بحرانی باید محدودیت دیگری نظیر مساحت و توان و ... نداشته باشیم):

set\_max\_delay 5 -from start\_point -to end\_point

#(5 is an example, you can change it, unit is "ns", be aware of violation!)

توجه ـ در گذاشتن این محدودیت باید به این نکته توجه داشت که مقدار به طوری تعیین شود که مدار بتواند در آن کلاک پاسخگو باشد. در همین راستا، پس از ایجاد محدودیت و اتمام سنتز، دوباره گزارش زمانی میگیریم و آنرا نگاه میکنیم و slack time را دقت میکنیم که منفی نشود. و به عبارتی مدار بتواند پاسخگو باشد.

## گرفتن گزارش:

دستورات زیر نیز یک سری دستورات پرکاربرد برای گرفتن گزارش میباشند:

نکته \_ برای داشتن گزارشها را در فایل، میتوان چنین عمل کرد:

report\_timing > ./your path/timing\_report.txt

نکتهی مهم تر \_ بعد از دستور report\_timing یک space قرار میگرد، بعد < بعدش دوباره space بعد بقیهش.

report\_timing

report\_area

report\_qor #qor: Quality Of Result

report\_qor تقریباً حاوی آنچه که ما میخواهیم هست! (مسیر بحرانی و مساحت و عمق مدار و ...)

مهم - همچنین میتوان (البته باید!) نت لیست تولید شده حاصل از سنتز را نیز با فرمتهای verilog , vhd دریافت کرد (نت لیست عبارتست از یک کد که همان عملکرد کد قبلی خودمان را دارد با این تفاوت که به cellهای استاندارد کتابخانه مورد نظر نگاشته شده است.) و می توان در مرحله ی post-synthesis-simulation از آنها بهره برد.

## :post synthesis simulation مرحله

در این مرحله نتایست حاصل از سنتز را به همراه کتابخانه با فرمت ۷. یا vhd. و یک ماژول تست، در modelsim شبیه سازی می کنیم تا از صحت کارکرد آن پس از سنتز اطمینان پیدا کنیم و بدانیم که آیا سنتز به درستی انجام شده یا نه؟!

نکته \_ در صورت مواجهه با هرگونه error های عجیب و غریب در حین استفاده از فرمت ۷. در این مرحله، میتوانیم به راحتی از نت لیست + vhdl و نایل vhdl کتابخانه استفاده کرد و ماژول تست همان وریلاگ بماند.

### برای محاسبه توان روشهای مختلفی وجود دارد، اینجا به شرح یکی از آنها که پرکاربردتر و دقیق تر است؛ میپردازیم.

این مرحله پس از سنتز صورت میگیرد و نت لیست صحیح حاصل از سنتز پیش نیاز آن میباشد. با این تفاوت که نیازمند فایلی با فرمت activity به میزان power compiler طرح را به activity وارد کنیم. (vcd = Value Change Dump) vcd میدهد که هر یک از گره ها یا خازنهای مدار چقدر صفر و یک شده اند. (همان آلفا ست در فرمول توان پویا). برای این کار نیاز است تا طرحمان به ازای انواع ورودیها کار کند و خروجی تولید کند. و تمامی گره های آن به کار گرفته شود. پس نیاز داریم آن را در ابزار شبیه سازی نظیر modelsim شبیه سازی کنیم با انواع ورودی ها، تا به کادتاند کنیم.

بنابراین همان کارهای مرحله post synth sim را انجام میدهیم به این ترتیب که پس از وارد کردن دستور vsim –novopt (همان یر فراین همان کارهای مرحله بنابراین همان کارهای میدهیم به این ترتیب که پس از اینکه شبیه سازی انجام شد (در طرحهای بزرگ ممکن است طولانی شود) دستورهای زیر را به ترتیب وارد میکنیم:

vcd file file.vcd

این دستور یک فایل با اسم file با فرمت vcd خالی ایجاد می کند. محتویات فایل vcd به این ترتیب است که برای مثال مقدار سیگنال a در a برابر با صفر است a برابر با صفر است a نایل این به فایل vcd دستور زیر را وارد میکنیم: a برابر با صفر است a برابر با صفر است a نایل به فایل vcd دستور زیر را وارد میکنیم:

vcd add -r /testbench\_name/instance\_name/\*

سپس دستور run 100ns را وارد میکنیم. (پیش از وارد کردن دستور به توجه زیر توجه کنید). تا شبیه سازی کامل شده و تغییرات مقادیر سیگنالها به فایل vcd وارد شود.

توجه ـ مدت زمانیکه در دستور run وارد میشود با توجه به طرح و پریود کلاک و تعداد تست هایی که میخواهیم به طرح بدهیم میتواند متغیر باشد، برای آنکه توان گزارش شده معقول تر باشد این مدت زمان را زیاد میدهیم، بعبارتی تستهای بیشتر و متنوع تری به مدار میدهیم.

اکنون با دستور quit -sim از محیط شبیه سازی خارج میشویم؛ فایل vcd بدست آمده را با دستور quit -sim به فرمت saif تبدیل میکنیم. (saif = Switching Activity Interchange Format)

فایل saif که از روی vcd بدست آمده است حاوی اطلاعاتی نظیر: مدت زمانی که اندازه سیگنال صفر، یک، X بوده و ... و همچنین تعداد transition هاست). این دستور را در ترمینال معمولی میزنیم:

vcd2saif -i file.vcd -o file.saif

نکته \_ حجم فایل saif در مقایسه با vcd بسیار کم و درک و استخراج اطلاعات از آن آسان تر میباشد.

اكنون فايل saif بدست آمده را به power compiler ميدهيم تا توان محاسبه شود.

## بيشتر بدانيم!

مهم - توجه شود که برای محاسبه توان، طرح سنتز شده باید روی Design Compiler باشد. لذا پس از اتمام عملیات سنتز از ترمینال مربوطه خارج نمی شویم. اگر هم اشتباهاً خارج شدیم میتوان یا دوباره سنتز کرد یا از فایل db. بهره برد.

read\_db mydesign.db

برای تولید db را به ترتیب زیر وارد کرد: report دستور نوشتن طرح روی فایل db را به ترتیب زیر وارد کرد: write -f db -o mydesign.db

مهم تر ورژنهای جدید DC این دستور نوشتن support نمیشود. ولی یک فایل دیگر می توان بدست آورد با فرمت ddc. که متأسفانه به طور کامل کار db. را نمیکند، و کلا به درد نمیخورد! ما سعی می کنیم راه ساده تر را انتخاب کنیم و از DC و ترمینالش خارج نشویم. البته در صورت علاقه برای تولید و خواندن ddc. نیز چنین می کنیم:

write -f dcc -o mydcc.dcc read\_ddc mydcc.dcc

با دستور زیر میتوان فایل saif را به power compiler داد:

read saif -input file.saif -instance testbench name/instance name

نکته ـ حتما رجوع شود به نکتهی موجود در وسط صفحهی ۶.

با return شدن مقدار یک متوجه میشویم که عملیات read به درستی صورت گرفته است. (یک ۱ مینویسد.)

سپس با وارد کردن دستور report\_power میتوان میزان توان dynamic , static leakage و ... را بدست آورد.

report\_power > ./your path/ power\_report.txt

## پيوست:

همین را copy و سپس paste کنید، قسمتهای قرمز را عوض کنید، با فرمت scr. ذخیره کنید. سپس در محیط DC و سپس file و محیط عرافیکی DC که با وارد کردن دستور design\_vision در ترمینال بالا می آید. به قسمت DC که با وارد کردن دستور execute script را انتخاب کرده و اجرا کنید. به محل قرار گرفتن کتابخانه ها و کدها و ... توجه داشته باشید.

نکته \_ این فایل script برای یک سنتز کاملاً معمولی است و هیچ دستور خاصی ندارد، دستورات مورد نیاز را یا از توضیحات قبلی بدست آورده و در اینجا اضافه کنید یا خود جستجو کنید.

```
set my_files [list xxx.v yyy.v]
set my_toplevel zzz
set my_clock_pin CLK
set my_clk_freq_MHz 100
set my_input_delay_ns 0
set my_output_delay_ns 0
set link_library /path/ ttt.db
set target_library /path/ ttt.db
define design lib WORK -path ./WORK
analyze -f verilog $my_files
elaborate $my_toplevel
current design $my toplevel
link
uniquify
set my_period [expr 1000 / $my_clk_freq_MHz]
set find_clock [ find port [list $my_clock_pin] ]
if { $find clock != [list] } {
 set clk_name $my_clock_pin
 create_clock -period $my_period $clk_name
} else {
 set clk_name vclk
 create clock -period $my period -name $clk name
set input delay $my input delay ns [all inputs]
set_output_delay $my_output_delay_ns [all_outputs]
compile
check_design
report_timing > /path/time_report.txt
report_area > /path/area.txt
report_qor > /path/qor.txt
write -f db -output /path/mydb.db
write -f verilog -output / path /netlist.v
write -f vhdl -output / path /netlist.vhd
```